- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299156 > GE28F640W30TD70 (INTEL CORP) 4M X 16 FLASH 1.8V PROM, 70 ns, PBGA56 PDF資料下載
參數(shù)資料
| 型號： | GE28F640W30TD70 |
| 廠商： | INTEL CORP |
| 元件分類： | PROM |
| 英文描述： | 4M X 16 FLASH 1.8V PROM, 70 ns, PBGA56 |
| 封裝： | 0.75 MM PITCH, VFBGA-56 |
| 文件頁數(shù)： | 90/104頁 |
| 文件大?。?/td> | 1443K |
| 代理商： | GE28F640W30TD70 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
28F640W30, 28F320W30, 28F128W30
June 2005
Intel Wireless Flash Memory (W30)
Datasheet
86
Order Number: 290702, Revision: 011
14.5
Data Hold (RCR[9])
The Data Output Configuration (DOC) bit (RCR[9]) determines whether a data word remains valid
on the data bus for one or two clock cycles. The minimum data set-up time on the processor, and
the flash memory clock-to-data output delay, determine whether one or two clocks are needed.
A DOC set at 1-clock data hold corresponds to a 1-clock data cycle.
A DOC set at 2-clock data hold corresponds to a 2-clock data cycle.
The setting of this configuration bit depends on the system and CPU characteristics. For
clarification, see Figure 41. The following is a method for determining this configuration setting.
To set the flash device at 1-clock data hold for subsequent reads, the following condition must be
satisfied:
tCHQV (ns) + tDATA (ns) < One CLK Period (ns)
As an example, use a clock frequency of 54 MHz and a clock period of 25 ns. Assume the data
output hold time is one clock. Apply this data to the formula above for the subsequent reads:
20 ns + 4 ns
≤ 25 ns
This equation is satisfied, and data output is available and valid at every clock period. If tDATA is
long, hold for two cycles. During page-mode reads, the initial access time can be determined using
the formula:
tADD-DELAY (ns)tDATA (ns) + tAVQV (ns)
Subsequent reads in page mode are defined by:
tAPA (ns) + tDATA (ns)
(minimum time)
Note:
WAIT shown asserted high (RCR[10]=1).
Figure 41.
Data Output Configuration with WAIT Signal Delay
DQ
15-0 [Q]
CLK [C]
Valid
Output
Valid
Output
Valid
Output
DQ
15-0 [Q]
Valid
Output
1 CLK
Data Hold
WAIT (CR.8 = 1)
WAIT (CR.8 = 0)
t
CHQV
t
CHQV
WAIT (CR.8 = 0)
WAIT (CR.8 = 1)
2 CLK
Data Hold
t
CHTL/H
Note 1
Valid
Output
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GEN12.5-120 | Programmable DC Power Supplies 750W/1500W |
| GEN12.5-60 | Programmable DC Power Supplies 750W/1500W |
| GFL750 | COPPER ALLOY, WIRE TERMINAL |
| GFL500 | COPPER ALLOY, WIRE TERMINAL |
| GFL350 | COPPER ALLOY, WIRE TERMINAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GE28F800B3BA90 | 制造商:Intel 功能描述:NOR Flash, 512K x 16, 45 Pin, Plastic, BGA |
| GE28F800B3TA90 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:3 Volt Advanced Boot Block Flash Memory |
| GE28F800C3BA70 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced+ Boot Block Flash Memory (C3) |
| GE28F800C3BA90 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced+ Boot Block Flash Memory (C3) |
| GE28F800C3BC70 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced+ Boot Block Flash Memory (C3) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。