參數(shù)資料
型號： TMX320DM6446ZWT
廠商： Texas Instruments, Inc.
英文描述： Digital Media System on-Chip
中文描述： 數(shù)字媒體系統(tǒng)芯片
文件頁數(shù)： 42/214頁
文件大?。?/td> 1699K
代理商： TMX320DM6446ZWT
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
www.ti.com
P
TMS320DM6446
Digital Media System on-Chip
SPRS283–DECEMBER 2005
Table 2-22. VLYNQ Terminal Functions
SIGNAL
NAME
IPD/
IPU
(2)
TYPE
(1)
DESCRIPTION
NO.
VLYNQ
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is Chip
Select 5 output EM_CS5 for use with asynchronous memories (i.e., NOR flash) or
NAND flash.
For GPIO, it is GPIO pin 8 GPIO8
For VLYNQ, it is the clock (VLYNQ_CLOCK).
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is Chip
Select 4 output EM_CS4 for use with asynchronous memories (i.e., NOR flash) or
NAND flash.
For GPIO, it is GPIO9.
For VLYNQ, it is the Serial Clock run request (VLYNQ_SCRUN).
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 15 output EM_A[15].
For GPIO, it is GPIO16.
For VLYNQ, it is transmit bus bit 3 output VLYNQ_TXD3.
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 17 output EM_A[17].
For GPIO, it is GPIO14.
For VLYNQ, it is transmit bus bit 2 output VLYNQ_TXD2.
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 19 output EM_A[19].
For GPIO, it is GPIO12.
For VLYNQ, it is transmit bus bit 1 output VLYNQ_TXD1.
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 21 output EM_A[21].
For GPIO, it is GPIO10.
For VLYNQ, it is bit 0 of the transmit bus (VLYNQ_TXD0).
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 14 output EM_A[14].
For GPIO, it is GPIO17.
For VLYNQ, it is receive bus bit 3 input VLYNQ_RXD3.
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 16 output EM_A[16].
For GPIO, it is GPIO15.
For VLYNQ, it is receive bus bit 2 input VLYNQ_RXD2.
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 18 output EM_A[18].
For GPIO, it is GPIO13.
For VLYNQ, it is receive bus bit 1 input VLYNQ_RXD1.
This pin is multiplexed between EMIFA, GPIO, and VLYNQ. For EMIFA, it is
address bit 20 output EM_A[20].
For GPIO, it is GPIO11.
For VLYNQ, it is receive bus bit 0 input VLYNQ_RXD0.
EM_CS5/
GPIO8/
VLYNQ_CLOCK
T1
I/O/Z
IPD
EM_CS4/
GPIO9/
VLYNQ_SCRUN
T2
I/O/Z
IPD
EM_A[15]/
GPIO16/
VLYNQ_TXD3
P3
I/O/Z
IPD
EM_A[17]/
GPIO14/
VLYNQ_TXD2
R2
I/O/Z
IPD
EM_A[19]/
GPIO12/
VLYNQ_TXD1
R4
I/O/Z
IPD
EM_A[21]/
GPIO10/
VLYNQ_TXD0
T3
I/O/Z
IPD
EM_A[14]/
GPIO17/
VLYNQ_RXD3
P4
I/O/Z
IPD
EM_A[16]/
GPIO15/
VLYNQ_RXD2
R5
I/O/Z
IPD
EM_A[18]/
GPIO13/
VLYNQ_RXD1
P5
I/O/Z
IPD
EM_A[20]/
GPIO11/
VLYNQ_RXD0
R3
I/O/Z
IPD
(1)
(2)
I = Input, O = Output, Z = High impedance, S = Supply voltage, GND = Ground, A = Analog signal
IPD = Internal pulldown, IPU = Internal pullup. (To pull up a signal to the opposite supply rail, a 1-k
resistor should be used.)
Table 2-23. VPFE Terminal Functions
SIGNAL
NAME
IPD/
IPU
(2)
TYPE
(1)
DESCRIPTION
NO.
VIDEO/IMAGE IN (VPFE)
Pixel clock input used to load image data into the CCD Controller (CCDC) on pins
CI[7:0] and YI[7:0].
Vertical synchronization signal that can be either an input (slave mode) or an
output (master mode), which signals the start of a new frame to the CCDC.
PCLK
M19
I
VD
L19
I/O/Z
(1)
(2)
I = Input, O = Output, Z = High impedance, S = Supply voltage, GND = Ground, A = Analog signal
IPD = Internal pulldown, IPU = Internal pullup. (To pull up a signal to the opposite supply rail, a 1-k
resistor should be used.)
42
Device Overview
相關PDF資料
PDF描述
TN28F010-90 28F010 1024K (128K X 8) CMOS FLASH MEMORY
TN28F010-120 28F010 1024K (128K X 8) CMOS FLASH MEMORY
TN28F010-150 28F010 1024K (128K X 8) CMOS FLASH MEMORY
TN28F020-90 28F020 2048K (256K X 8) CMOS FLASH MEMORY
TN28F020-150 28F020 2048K (256K X 8) CMOS FLASH MEMORY
相關代理商/技術參數(shù)
參數(shù)描述
TMX320DM6467TZUT1 制造商:Texas Instruments 功能描述:
TMX320DM6467ZUT 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Dig Media System-on- Chip RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMX320DM647ZUT720 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media Processor
TMX320DM647ZUT900 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media Processor
TMX320DM648ACUT7 制造商:Texas Instruments 功能描述:- Trays
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*