參數(shù)資料
型號： TMX320DM6446ZWT
廠商： Texas Instruments, Inc.
英文描述： Digital Media System on-Chip
中文描述： 數(shù)字媒體系統(tǒng)芯片
文件頁數(shù)： 112/214頁
文件大?。?/td> 1699K
代理商： TMX320DM6446ZWT
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁當(dāng)前第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
www.ti.com
P
5.8.2
GPIO Peripheral Input/Output Electrical Data/Timing
TMS320DM6446
Digital Media System on-Chip
SPRS283–DECEMBER 2005
Table 5-21. GPIO Registers (continued)
HEX ADDRESS RANGE
0x01C6 7034
ACRONYM
INSTAT01
REGISTER NAME
GPIO Banks 0 and 1 Interrupt Status Register (GPIO[0:31])
GPIO Banks 2 and 3
GPIO Banks 2 and 3 Direction Register (GPIO[32:63])
GPIO Banks 2 and 3 Output Data Register (GPIO[32:63])
GPIO Banks 2 and 3 Set Data Register (GPIO[32:63])
GPIO Banks 2 and 3 Clear Data Register (GPIO[32:63])
GPIO Banks 2 and 3 Input Data Register (GPIO[32:63])
SET_RIS_TRIG23
GPIO Banks 2 and 3 Set Rising Edge Interrupt Register (GPIO[32:63])
CLR_RIS_TRIG23
GPIO Banks 2 and 3 Clear Rising Edge Interrupt Register (GPIO[32:63])
SET_FAL_TRIG23
GPIO Banks 2 and 3 Set Falling Edge Interrupt Register (GPIO[32:63])
CLR_FAL_TRIG23
GPIO Banks 2 and 3 Clear Falling Edge Onterrupt Register (GPIO[32:63])
INSTAT23
GPIO Banks 2 and 3 Interrupt Status Register (GPIO[32:63])
GPIO Bank 4
DIR4
GPIO Bank 4 Direction Register (GPIO[64:70])
OUT_DATA4
GPIO Bank 4 Output Data Register (GPIO[64:70])
SET_DATA4
GPIO Bank 4 Set Data Register (GPIO[64:70])
CLR_DATA4
GPIO Bank 4 Clear Data Register (GPIO[64:70])
IN_DATA4
GPIO Bank 4 Input Data Register (GPIO[64:70])
SET_RIS_TRIG4
GPIO Bank 4 Set Rising Edge Interrupt Register (GPIO[64:70])
CLR_RIS_TRIG4
GPIO Bank 4 Clear Rising Edge Interrupt Register (GPIO[64:70])
SET_FAL_TRIG4
GPIO Bank 4 Set Falling Edge Interrupt Register (GPIO[64:70])
CLR_FAL_TRIG4
GPIO Bank 4 Clear Falling Edge Interrupt Register (GPIO[64:70])
INSTAT4
GPIO Bank 4 Interrupt Status Register (GPIO[64:70])
-
Reserved
0x01C6 7038
0x01C6 703C
0x01C6 7040
0x01C6 7044
0x01C6 7048
0x01C6 704C
0x01C6 7050
0x01C6 7054
0x01C6 7058
0x01C6 705C
DIR23
OUT_DATA23
SET_DATA23
CLR_DATA23
IN_DATA23
0x01C6 7060
0x01C6 7064
0x01C6 7068
0x01C6 706C
0x01C6 7070
0x01C6 7074
0x01C6 7078
0x01C6 707C
0x01C6 7080
0x01C6 7084
0x01C6 7088 - 0x01C6 7FFF
Table 5-22. Timing Requirements for GPIO Inputs
(1)
(see
Figure 5-15
)
-594
NO.
UNIT
MIN
52
52
MAX
1
2
t
w(GPIH)
t
w(GPIL)
Pulse duration, GPIx high
Pulse duration, GPIx low
ns
ns
(1)
The pulse width given is sufficient to generate a CPU interrupt or an EDMA event. However, if a user wants to have DM6446 recognize
the GPIx changes through software polling of the GPIO register, the GPIx duration must be extended to allow DM6446 enough time to
access the GPIO register through the internal bus.
Table 5-23. Switching Characteristics Over Recommended Operating Conditions for GPIO Outputs
(see
Figure 5-15
)
-594
MIN
26
(1)
26
(1)
NO.
PARAMETER
UNIT
MAX
3
4
t
w(GPOH)
t
w(GPOL)
Pulse duration, GPOx high
Pulse duration, GPOx low
ns
ns
(1)
This parameter value should not be used as a maximum performance specification. Actual performance of back-to-back accesses of the
GPIO is dependent upon internal bus activity.
Peripheral and Electrical Specifications
112
相關(guān)PDF資料
PDF描述
TN28F010-90 28F010 1024K (128K X 8) CMOS FLASH MEMORY
TN28F010-120 28F010 1024K (128K X 8) CMOS FLASH MEMORY
TN28F010-150 28F010 1024K (128K X 8) CMOS FLASH MEMORY
TN28F020-90 28F020 2048K (256K X 8) CMOS FLASH MEMORY
TN28F020-150 28F020 2048K (256K X 8) CMOS FLASH MEMORY
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320DM6467TZUT1 制造商:Texas Instruments 功能描述:
TMX320DM6467ZUT 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Dig Media System-on- Chip RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMX320DM647ZUT720 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media Processor
TMX320DM647ZUT900 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media Processor
TMX320DM648ACUT7 制造商:Texas Instruments 功能描述:- Trays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*