- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370261 > FW82439TX Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | FW82439TX |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 27/102頁 |
| 文件大?。?/td> | 759K |
| 代理商： | FW82439TX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁
Extended Temperature 82439TX (MTXC) Datasheet
27
PRELIMINARY
3.1.8.
RID
REVISION IDENTIFICATION REGISTER
Address Offset:
Default Value:
Access:
08h
01h
Read Only
This register contains the revision number of the MTXC. These bits are read only and writes to this register
have no effect.
Bit
Description
7:0
Revision Identification Number.
This is an 8-bit value that indicates the revision identification
number for the MTXC.
3.1.9.
CLASSC
CLASS CODE REGISTER
Address Offset:
Default Value:
Access:
09
0Bh
00h
Read Only
This register contains the device programming interface information related to the Sub-Class Code and Base
Class Code definition for the MTXC. This register also contains the Base Class Code and the function
sub-class in relation to the Base Class Code.
Bit
Description
23:16
Base Class Code (BASEC).
06=Bridge device.
15:8
Sub-Class Code (SCC).
00h=Host Bridge.
7:0
Programming Interface (PI).
00h=Hardwired as a Host-to-PCI Bridge.
3.1.10.
MLT
MASTER LATENCY TIMER REGISTER
Address Offset:
Default Value:
Access:
0Dh
00h
Read/Write
MLT is an 8-bit register that controls the amount of time the MTXC, as a bus master, can burst data on the
PCI Bus. The Count Value is an 8-bit quantity. However MLT[2:0] are reserved and assumed to 0 when
determining the Count Value. MLT is used to guarantee the host CPU a minimum amount of the system
resources.
The number of clocks programmed in the MLT represents the guaranteed time slice (measured in PCI clocks)
allotted to the MTXC, after which it must surrender the bus as soon as other PCI masters request the bus.
The default value of MLT is 00h or 0 PCI clocks.
Bit
Description
7:3
Master Latency Timer Count Value
2:0
Reserved.
Read as 0s
相關PDF資料 |
PDF描述 |
|---|---|
| FW82815 | Controller Miscellaneous - Datasheet Reference |
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| FW82439TX S L28T | 制造商:Intel 功能描述:System Controller 324-Pin BGA |
| FW82439TX S L3BT | 制造商:Intel 功能描述:System Controller |
| FW82439TX S L28T | 制造商:Intel 功能描述: |
| FW82439TX S L3BT | 制造商:Intel 功能描述:System Controller |
| FW82439TXSL28T | 功能描述:IC 82439TX SYS CTRL MTXC 324BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
發(fā)布緊急采購，3分鐘左右您將得到回復。