- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384032 > TVP3026-220 (Texas Instruments, Inc.) Video Interface PALETTE Exract(組合像素模式視頻接口調色器) PDF資料下載
參數(shù)資料
| 型號： | TVP3026-220 |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Video Interface PALETTE Exract(組合像素模式視頻接口調色器) |
| 中文描述： | 視頻接口調色板Exract（組合像素模式視頻接口調色器） |
| 文件頁數(shù)： | 92/107頁 |
| 文件大?。?/td> | 707K |
| 代理商： | TVP3026-220 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁
B–2
The resulting divide ratios and clock frequencies are illustrated in Figure B–2.
÷
32
Phase
Detector
Charge
Pump
VCO
OUT
Dot Clock
LCLK
÷
4
5.3 MHz
5.3 MHz
170 MHz
21.25 MHz
N = 33
(65 –N = 32)
M = 61
(65 –M = 4)
÷
2
÷
2
TVP3026
Loop Clock PLL
42.5 MHz
÷
2
GUI Accelerator
42.5 MHz
21.25 MHz
Up
Down
K = 2
170 MHz
85 MHz
P = 1
(2P = 2)
Q = 0
[Q +1] = 2)
(2
Figure B–2. Loop Clock PLL Example
Pixel Clock and MCLK PLLs
The internal structure used for the pixel clock and MCLK PLLs is shown in Figure B–3. These PLLs
synthesize the pixel clock and MCLK frequencies. The reference clock can be either a resonant crystal or
can be driven with a TTL level signal. The phase detector performs phase comparison at the rising edge
of the received clocks after the N and M prescalers. The charge pump and loop filter generate an analog
control signal to the VCO. The VCO frequency is then divided by the P post-scalar. The P post-scalar
provides division ratios of 1, 2, 4, or 8. The output from the pixel clock PLL or the loop clock PLL may be
selected for output on the RCLK terminal. The output from the MCLK PLL or the internal dot clock (to provide
a smooth transition on MCLK) may be selected for output on the MCLK terminal. The same PLL register
values may be used for the pixel clock PLL or MCLK PLL as long as the output frequency of the MCLK PLL
does not exceed 100 MHz.
1
65–N
Phase
Detector
1
65–M
Charge
Pump
VCO
1
2P
1
8
OUT
Ref Clock
Up
Down
Figure B–3. Pixel Clock and MCLK PLL Structure
As a programming example, we can consider programming the pixel clock PLL for a mode using a 170 MHz
pixel clock. Since the reference clock is the common 14.31818 MHz crystal, the register values in
相關PDF資料 |
PDF描述 |
|---|---|
| TVP3026-250 | Video Interface PALETTE Exract(組合像素模式視頻接口調色器) |
| TX24 | 60.8 MM 5 X 8 DOT MATRIX DISPLAYS |
| TXB0102DCTR | 2-BIT BIDIRECTIONAL VOLTAGE-LEVEL TRANSLATOR WITH AUTO DIRECTION SENSING AND 【15-kV ESD PROTECTION |
| TXB0102DCTT | 2-BIT BIDIRECTIONAL VOLTAGE-LEVEL TRANSLATOR WITH AUTO DIRECTION SENSING AND 【15-kV ESD PROTECTION |
| TZX7V5D | surface mount silicon Zener diodes |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TVP3026-220AMDN | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3026-220APCE | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3026-220BMDN | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3026-220BPCE | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TVP3026-220MDN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
發(fā)布緊急采購，3分鐘左右您將得到回復。