![](http://datasheet.mmic.net.cn/370000/TVP3026-135_datasheet_16743199/TVP3026-135_6.png)
vi
List of Tables
Title
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indirect Register Map (Extended Registers)
Allocation of Palette-Page Register Bits
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Color Register Address Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Clock-Selection Register Bits CSR (6 – 4)
Clock-Selection Register Bits CSR (3 – 0)
PLL Top Level Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PLL Address Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PLL Data Register Pointer Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pixel Clock PLL Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pixel Clock PLL Frequency Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MCLK PLL Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MCLK/Loop Clock Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Loop Clock PLL Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Loop Clock PLL Settings for Packed-24 Mode
Latch-Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multiplex Mode and Bus-Width Selection
Pseudo-Color Mode Pixel-Latching Sequence
Packed-24 Formats
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direct-Color Mode Pixel-Latching Sequence (Little-Endian)
Direct-Color Mode Pixel-Latching Sequence (Big-Endian)
Cursor RAM Vs. Color Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Port-Select Switching
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Sense-Test Register Results
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
General Purpose I/O Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
General-Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Miscellaneous-Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indirect Cursor-Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direct Cursor-Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cursor Position (x, y) Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Color-Key Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Color-Key Low and High Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CRC Remainder LSB and MSB Registers
CRC Bit Select Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table
2–1.
2–2.
2–3.
2–4.
2–5.
2–6.
2–7.
2–8.
2–9.
2–10.
2–11.
2–12.
2–13.
2–14.
2–15.
2–16.
2–17.
2–18.
2–19.
2–20.
2–21.
2–22.
2–23.
2–24.
2–25.
2–26.
2–27.
2–28.
2–29.
2–30.
2–31.
2–32.
2–33.
2–34.
Page
2–1
2–2
2–3
2–4
2–6
2–6
2–7
2–7
2–7
2–9
2–9
2–10
2–11
2–13
2–14
2–15
2–24
2–27
2–28
2–29
2–30
2–33
2–35
2–38
2–39
2–42
2–42
2–43
2–43
2–44
2–45
2–46
2–46
2–46
Direct Register Map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .