![](http://datasheet.mmic.net.cn/370000/TSB82AA2I_datasheet_16739965/TSB82AA2I_7.png)
vii
List of Tables
Title
Table
21
22
23
24
25
26
27
31
32
33
34
35
36
37
38
39
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
41
42
43
44
45
46
Page
22
23
24
24
25
27
28
31
33
35
36
37
37
38
38
39
310
311
312
313
313
314
314
315
316
316
317
318
319
321
322
41
44
45
46
47
48
Signals Sorted by Terminal Number
Signal Names Sorted Alphanumerically to Terminal Number
Power Supply Terminals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Reset and Miscellaneous Terminals
32-Bit PCI Bus Terminals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCI 64-Bit Bus Extension Terminals
PHY-Link Interface Terminals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bit Field Access Tag Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCI Configuration Register Map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Command Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Status Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Class Code and Revision ID Register Description
Latency Timer and Class Cache Line Size Register Description
Header Type and BIST Register Description
OHCI Base Address Register Description
TI Base Address Register Description
CardBus CIS Base Address Register Description
CardBus CIS Pointer Register Description
Subsystem Identification Register Description
Interrupt Line and Pin Register Description
MIN_GNT and MAX_LAT Register Description
OHCI Control Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Capability ID and Next Item Pointer Register Description
Power Management Capabilities Register Description
Power Management Control and Status Register Description
Power Management Extension Register Description
Multifunction Select Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Miscellaneous Configuration Register
Link Enhancement Control Register Description
Subsystem Access Register Description
GPIO Control Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
OHCI Register Map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
OHCI Version Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GUID ROM Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Asynchronous Transmit Retries Register Description
CSR Control Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Configuration ROM Header Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .
. . . . . . . . . . . . . . .
. . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .