![](http://datasheet.mmic.net.cn/370000/TVP3026-135_datasheet_16743199/TVP3026-135_5.png)
v
List of Illustrations
Title
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Terminal Assignments
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure
1–1.
1–2.
Page
1–3
1–4
Functional Block Diagram
2–1.
2–2.
2–3.
2–4.
2–5.
2–6.
2–7.
2–8.
2–9.
2–10.
2–11.
2–12.
2–13.
2–14.
TVP3026 Clocking Scheme
Loop Clock PLL Operation
Typical Configuration – VRAM Clocked by Accelerator
Typical Configuration – VRAM Clocked by TVP3026
Frame-Buffer Timing Without Using SCLK
Frame-Buffer Timing Using SCLK
Frame-Buffer Timing Using SCLK (With First SCLK Pulse Relocated)
Cursor-RAM Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cursor Positioning
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Overscan
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CRC Algorithm
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Equivalent Circuit of the Current Output (IOG)
Composite Video Output (With 0 IRE, 8-Bit Output)
Composite Video Output (With 7.5 IRE, 8-Bit Output)
2–8
2–12
2–16
2–16
2–17
2–18
2–18
2–32
2–33
2–37
2–38
2–40
2–41
2–41
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
3–1.
3–2.
MPU Interface Timing
Video Input/Output Timing
3–11
3–12
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .