- 您現在的位置：買賣IC網 > PDF目錄383723 > OR3TP12-6BA352 Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-PDIP, TUBE PDF資料下載
參數資料
| 型號： | OR3TP12-6BA352 |
| 英文描述： | Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-PDIP, TUBE |
| 中文描述： | 用戶可編程ASIC的特殊功能 |
| 文件頁數： | 4/128頁 |
| 文件大?。?/td> | 2450K |
| 代理商： | OR3TP12-6BA352 |
第1頁第2頁第3頁當前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Tables
Page
Tables
Page
ORCAOR3TP12 FPSC
Embedded Master/Target PCI Interface
Data Sheet
March 2000
4
Lucent Technologies Inc.
List of Tables
Table 1. PCI Local Bus Data Rates ...........................1
Table 2. ORCAPCI FPSC Solutions—
Available FPGA Resources..................................1
Table 3. PCI Bus Command Descriptions ...............13
Table 4. Timing Budgets..........................................17
Table 5. PCI Bus Pin Descriptions...........................18
Table 6. Embedded Core/FPGA
Interface Signals ................................................21
Table 7. OR3TP12 FPGA/PCI Core
Interface Signal Locations..................................29
Table 8. PCI Bus Core Options Settable
via FPGA Configuration RAM Bits ....................31
Table 9. Index to State Sequence Tables.................33
Table 10. Bit Definitions for Master
Command/Address Phase.................................35
Table 11. Holding Registers,
Examples of Typical Operation...........................36
Table 12. Master State Counter (MStateCntr)
Values and the Corresponding Bus Data...........36
Table 13. Dual-Port Master Writes...........................43
Table 14. Quad-Port Master Writes .........................43
Table 15. Dual-Port Master Read,
Specified Burst Length.......................................51
Table 16. Quad-Port Master Read,
Duplicate Burst Length.......................................52
Table 17. Quad-Port Master Read,
Specified Burst Length.......................................52
Table 18. Bit Destinations for Target
Command/Address Phase.................................54
Table 19. Target State Counter (TStateCntr)
Values and the Corresponding Bus Data...........55
Table 20. Dual-Port Target Write..............................64
Table 21. Quad-Port Target Write ............................65
Table 22. Dual-Port Target Read .............................79
Table 23. Quad-Port Target Read............................79
Table 24. Configuration Space Layout.....................82
Table 25. Configuration Space Assignment.............83
Table 26. Configuration Frame
Format and Contents .........................................89
Table 27. Configuration Frame Size.........................90
Table 28. Configuration Modes................................90
Table 29. Absolute Maximum Ratings .....................91
Table 30. Recommend Operating Conditions..........91
Table 31. Electrical Characteristics..........................92
Table 32. Derating for Commercial Devices
(I/O Supply V
DD
) ................................................93
Table 33. OR3TP12 PCI and FPGA Interface
Clock Operation Frequencies.............................95
Table 34. OR3TP12 FPGA to PCI, and PCI to
FPGA, Combinatorial Path Delays.....................95
Table 35. OR3TP12 FPGA Side Interface
Combinatorial Path Delay Signals......................96
Table 36. OR3TP12 Interbuf Delays ........................96
Table 37. OR3TP12 FPGA Side Interface Clock to
Output Delays, pciclk Synchronous Signals.......97
Table 38. OR3TP12 FPGA Side Interface Clock to
Output Delays, fclk Synchronous Signals ..........97
Table 39. OR3TP12 FPGA Side Interface Input
Setup Delays, pciclk Synchronous Signals........98
Table 40. OR3TP12 FPGA Side Interface Input
Setup Delays, fclk Synchronous Signals............98
Table 41. FPGA Common-Function
Pin Descriptions...............................................102
Table 42. OR3TP12 240-Pin SQFP2 Pinout..........105
Table 43. OR3TP12 256-Pin PBGA Pinout............109
Table 44. OR3TP12 352-Pin PBGA Pinout............113
Table 45. ORCA OR3TP12 Plastic Package
Thermal Guidelines..........................................120
Table 46. ORCA OR3TP12 Package Parasitics.....121
Table 47. Voltage Options......................................126
Table 48. Temperature Options..............................126
Table 49. Package Options....................................126
Table 50. ORCA Series 3+ Package Matrix...........126
Table 51. Embedded Core Type.............................126
Table 52. FPSC Base Array...................................126
相關PDF資料 |
PDF描述 |
|---|---|
| OR3TP12-6BA352I | Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-TSSOP, TUBE |
| OR3TP12-6PS240 | Single 2.3V 10 MHZ OP, -40C to +125C, 14-SOIC 150mil, T/R |
| OR3TP12-6PS240I | Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-SOIC 150mil, T/R |
| OR3TP12 | Field-Programmable System Chip (FPSC) Embedded Master/Target PCI Interface |
| OR62 | OR62 is a 6-input OR gate with 2x drive strength |
相關代理商/技術參數 |
參數描述 |
|---|---|
| OR3TP126BA352-DB | 功能描述:FPGA - 現場可編程門陣列 2016 LUT 187 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| OR3TP12-6BA352I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:User Programmable Special Function ASIC |
| OR3TP126BAN256-DB | 制造商:Lattice Semiconductor Corporation 功能描述: |
| OR3TP12-6PS240 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:User Programmable Special Function ASIC |
| OR3TP12-6PS240I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:User Programmable Special Function ASIC |
發(fā)布緊急采購，3分鐘左右您將得到回復。