參數(shù)資料
型號(hào): OR3TP12-6BA352
英文描述: Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-PDIP, TUBE
中文描述: 用戶(hù)可編程ASIC的特殊功能
文件頁(yè)數(shù): 30/128頁(yè)
文件大?。?/td> 2450K
代理商: OR3TP12-6BA352
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)當(dāng)前第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)
ORCAOR3TP12 FPSC
Embedded Master/Target PCI Interface
Data Sheet
March 2000
30
L Lucent Technologies Inc.
PCI Bus Core Detailed Description
(continued)
Table 7. OR3TP12 FPGA/PCI Core Interface Signal Locations
(continued)
Embedded Core/FPGA
Interface Site
FPGA Input Signal
FPGA Output Signal
Dual-Port Mode
Quad-Port Mode
tw_emptyn
tw_aemptyn
tr_fulln
tr_afulln
tcmd0
tcmd1
tcmd2
tcmd3
ma_fulln
fpga_msyserror
mrlastcycn
m_ready
mw_fulln
mw_afulln
mr_emptyn
mr_aemptynmrdata
pci_rstn
pci_64bit
datatofpgax2
datatofpgax3
(unused)
datatofpga16
datatofpga17
datatofpga18
datatofpga19
datatofpga20
datatofpga21
datatofpga22
datatofpga23
datatofpga24
datatofpga25
datatofpga26
datatofpga27
datatofpga28
datatofpga29
datatofpga30
datatofpga31
mstatecntr0
mstatecntr1
mstatecntr2
mstatecntr3
Dual-Port Mode
Quad-Port Mode
PB9A
PB9B
PB9C
PB9D
PB10A
PB10B
PB10C
PB10D
PB11A
PB11B
PB11C
PB11D
PB12A
PB12B
PB12C
PB12D
PB13A
PB13B
PB13C
PB13D
CKTOASB13
PB14A
PB14B
PB14C
PB14D
PB15A
PB15B
PB15C
PB15D
PB16A
PB16B
PB16C
PB16D
PB17A
PB17B
PB17C
PB17D
PB18A
PB18B
PB18C
PB18D
trburstpendn
tfifoclrn
trpcihold
pci_intan
mr_stopburstn
mfifoclrn
mwpcihold
mwlastcycn
(unused)
(unused)
(unused)
(unused)
maenn
fifo_sel
fpga_mbusyn
deltrn
mrdataenn
mwdataenn
mrdata16
mrdata17
datafmfpgax2
datafmfpgax3
mwdata16
mwdata17
fclk1
mrdata0
mrdata1
mrdata2
mrdata3
mrdata4
mrdata5
mrdata6
mrdata7
mrdata8
mrdata9
mrdata10
mrdata11
mrdata12
mrdata13
mrdata14
mrdata15
datafmfpga16
datafmfpga17
datafmfpga18
datafmfpga19
datafmfpga20
datafmfpga21
datafmfpga22
datafmfpga23
datafmfpga24
datafmfpga25
datafmfpga26
datafmfpga27
datafmfpga28
datafmfpga29
datafmfpga30
datafmfpga31
mwdata0
mwdata1
mwdata2
mwdata3
mwdata4
mwdata5
mwdata6
mwdata7
mwdata8
mwdata9
mwdata10
mwdata11
mwdata12
mwdata13
mwdata14
mwdata15
(unused)
(unused)
(unused)
(unused)
相關(guān)PDF資料
PDF描述
OR3TP12-6BA352I Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-TSSOP, TUBE
OR3TP12-6PS240 Single 2.3V 10 MHZ OP, -40C to +125C, 14-SOIC 150mil, T/R
OR3TP12-6PS240I Quad 2.3V 10 MHz OP, I temp, -40C to +85C, 14-SOIC 150mil, T/R
OR3TP12 Field-Programmable System Chip (FPSC) Embedded Master/Target PCI Interface
OR62 OR62 is a 6-input OR gate with 2x drive strength
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR3TP126BA352-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 2016 LUT 187 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
OR3TP12-6BA352I 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:User Programmable Special Function ASIC
OR3TP126BAN256-DB 制造商:Lattice Semiconductor Corporation 功能描述:
OR3TP12-6PS240 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:User Programmable Special Function ASIC
OR3TP12-6PS240I 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:User Programmable Special Function ASIC