參數資料
型號: Z85233
廠商: ZiLOG, Inc.
英文描述: The Zilog SCC Serial Communication Controller
中文描述: Zilog公司鱗癌的串行通信控制器
文件頁數: 36/317頁
文件大?。?/td> 3201K
代理商: Z85233
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
SCC/ESCC User’s Manual
Interfacing the SCC/ESCC
2-17
2
ESCC:
The receive interrupt request is either caused by a re-
ceive character available or a special condition. When
the receive character available interrupt is generated,
it is dependent on WR7' bit D3. If WR7' D3=0, the re-
ceive character available interrupt is generated when
one character is loaded into the FIFO and is ready to
be read. If WR7' D3=1, the receive character available
interrupt is generated when four bytes are available to
be read in the receive data FIFO. The programmed val-
ue of WR7' D5 also affects how DMA requests are gen-
erated. See Section 2.5 for details.
Note:
If the ESCC is used in SDLC mode, it enables the
SDLC Status FIFO to affect how receive interrupts are
generated. If this feature is used, read Section 4.4.3 on the
SDLC Anti-Lock Feature.
The special conditions are Receive FIFO overrun,
CRC/framing error, end of frame, and parity. If parity is in-
cluded as a special condition, it is dependent on WR1 D2.
The special condition status can be read from RR1.
On the NMOS/CMOS versions, set the IP bit whenever the
transmit buffer becomes empty. This means that the trans-
mit buffer was full before the transmit IP can be set.
ESCC:
The transmit interrupt request has only one source
and is dependent on WR7' D5. If the IP bit WR7' D5=0,
it is set when the transmit buffer becomes completely
empty. If IP bit WR7' D5=1, the transmit interrupt is
generated when the entry location of the FIFO is emp-
ty. Note that in both cases the transmit interrupt is not
set until after the first character is written to the ESCC.
For more information on Transmit Interrupts, see Section
2.4.8 for details.
The External/status interrupts have several sources which
may be individually enabled in WR15. The sources are
zero count, /DCD, Sync/Hunt, /CTS, transmitter under-
run/EOM and Break/Abort.
2.4.4 Interrupt Control
In addition to the MIE bit that enables or disables all SCC
interrupts, each source of interrupt in the SCC has three
control/status bits associated with it. They are the Interrupt
Enable (IE), Interrupt Pending (IP), and Interrupt-Under-
Service (IUS). Figure 2-10 shows the SCC interrupt
structure.
Figure 2-11 shows the internal priority resolution method
to allow the highest priority interrupt to be serviced first.
Lower priority devices on the external daisy chain can be
prevented from requesting interrupts via the Disable Lower
Chain bit in WR9 D2.
Figure 2-10. Peripheral Interrupt Structure
IE
Interrupt Vector
From
CPU
Status
Decoder
MIE
DLC
IP
IUS
IEI
/INT
IEO
/INTACK
from Pullup
Resistor or IEO
line of Higher
Priority Device
To CPU
To IEI Input of
Lower Priority
Device
Figure 2-11. Internal Priority Resolution
IE
Channel A
Receiver
(Highest Priority)
IEI
from
IEI
Pin
IUS
IP
IE
Channel A
Transmitter
IUS
IP
IEO
IEI
IEO
IE
Channel A
External/Status
Conditions
IEI
IUS
IP
IEO
IE
Channel B
Receiver
IUS
IP
IE
Channel B
Transmitter
IUS
IP
IEI
IEO
IEI
IEO
IE
Channel B
External/Status
Conditions
(Lowest
Priority)
IUS
IP
IEI
IEO
To
IEO
Pin
UM010901-0601
相關PDF資料
PDF描述
Z8602 CAP 0.033UF 100V 10% X7R AXIAL TR-14
Z860201PSC 8-BIT MICROCONTROLLER
Z860202PSC Leaded Cartridge Fuse; Current Rating:600mA; Voltage Rating:250V; Fuse Terminals:Axial Lead; Fuse Type:Time Delay; Voltage Rating:250V; Body Material:Glass; Diameter:4.7mm; Fuse Size/Group:5 x 15 mm; Leaded Process Compatible:Yes RoHS Compliant: Yes
Z860203PSC 8-BIT MICROCONTROLLER
Z86116 CAP 0.033UF 100V 10% X7R AXIAL TR-14
相關代理商/技術參數
參數描述
Z8523310ASG 功能描述:網絡控制器與處理器 IC 10 MHZ CMOS ESCC/2 RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
Z8523310FSC 功能描述:網絡控制器與處理器 IC 10MHz CMOS ESCC/2 RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
Z8523310FSC00TR 功能描述:IC ESCC 44QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:EMSCC™ 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
Z8523310FSG 功能描述:網絡控制器與處理器 IC 10MHz CMOS ESCC/2 RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
Z8523310VSC 功能描述:網絡控制器與處理器 IC 10MHz CMOS ESCC/2 RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray