- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372961 > Z85233 (ZiLOG, Inc.) The Zilog SCC Serial Communication Controller PDF資料下載
參數(shù)資料
| 型號： | Z85233 |
| 廠商： | ZiLOG, Inc. |
| 英文描述： | The Zilog SCC Serial Communication Controller |
| 中文描述： | Zilog公司鱗癌的串行通信控制器 |
| 文件頁數(shù)： | 128/317頁 |
| 文件大小： | 3201K |
| 代理商： | Z85233 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁當(dāng)前第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
SCC/ESCC User’s Manual
Register Descriptions
5-21
5
Bit 7: Brea/Abort Interrupt Enable
If this bit is set to 1, a change in the Break/Abort status of
the receiver causes an External/Status interrupt. This bit is
set by a channel or hardware reset.
Bit 6: Transmit Underrun/EOM Interrupt Enable
If this bit is set to 1, a change of state by the Tx Under-
run/EOM latch in the transmitter causes an Exter-
nal/Status interrupt. This bit is set to 1 by a channel or
hardware reset.
Bit 5: CTS Interrupt Enable
If this bit is set to 1, a change of state on the /CTS pin caus-
es an External/Status Interrupt. This bit is set by a channel
or hardware reset.
Bit 4: SYNC/Hunt Interrupt Enable
If this bit is set to 1, a change of state on the /SYNC pin
causes an External/Status interrupt in Asynchronous
mode, and a change of state in the Hunt bit in the receiver
causes and External/Status interrupt in synchronous
modes. This bit is set by a channel or hardware reset.
Bit 3: DCD Interrupt Enable
If this bit is set to 1, a change of state on the /DCD pin
causes an External/Status interrupt. This bit is set by a
channel or hardware reset.
Bit 2: Status FIFO Enable control bit (CMOS/ESCC)
If this bit is set and if the CMOS/ESCC is in the
SDLC/HDLC Mode, status (five bits from Read Register 1:
Residue, Overrun, and CRC Error) and fourteen bits of
byte count are held in the Status FIFO until read. Status in-
formation for up to ten frames can be stored. If this bit is
reset (0) or if the CMOS/ESCC is not in the SDLC/HDLC
Mode, the FIFO is not operational and status information
read reflects the current status only. This bit is reset to 0
by a channel or hardware reset. For details on this func-
tion, refer to Section 4.4.3.
On the NMOS version, this bit is reserved and should be
programmed as 0.
Bit 1: Zero Count Interrupt Enable
If this bit is set to 1, an External/Status interrupt is gener-
ated whenever the counter in the baud rate generator
reaches 0. This bit is reset to 0 by a channel or hardware
reset.
Bit 0: Point to Write Register WR7 Prime (ESCC and
85C30 only)
When this bit is programmed to 0, writes to the WR7 ad-
dress are made to WR7. When this bit is programmed to
1, writes to the WR7 address are made to WR7 Prime.
Once set, this bit remains set unless cleared by writing a 0
to this bit or by a hardware or software reset. Note that if
the extended read option is enabled, WR7 Prime is read in
RR14. For details about WR7', refer to Section 4.4.1.2 and
Section 5.2.9.
On the NMOS/CMOS version, this bit is reserved and
should be programmed as 0.
5.3 READ REGISTERS
The SCC Read register set in each channel has four status
registers (includes receive data FIFO), and two baud rate
time constant registers in each channel. The Interrupt Vec-
tor register (RR2) and Interrupt Pending register (RR3) are
shared by both channels. In addition to these, the
CMOS/ESCC has two additional registers for the SDLC
Frame Status FIFO. On the ESCC, if that function is en-
abled (WR7' bit D6=1), five more registers are available
which return the value written to the write registers.
The status of these registers is continually changing and
depends on the mode of communication, received and
transmitted data, and the manner in which this data is
transferred to and from the CPU. The following description
details the bit assignment for each register.
5.3.1 Read Register 0 (Transmit/Receive
Buffer Status and External Status)
Read Register 0 (RR0) contains the status of the receive
and transmit buffers. RR0 also contains the status bits for
the six sources of External/Status interrupts. The bit con-
figuration is illustrated in Figure 5-19.
On the NMOS/CMOS version, note that the status of this
register might be changing during the read.
An enhancement allows the ESCC and 85C30 to latch the
contents of RR0 during read transactions for this register.
The latch is released on the rising edge of the /RD of the
read transaction to this register. This feature prevents
missed status due to changes that take place when the
read cycle is in progress.
Figure 5-19. Read Register 0
D7
D6
D5
D4
D3
D2
D1
D0
Read Register 0
Rx Character Available
Zero Count
Tx Buffer Empty
DCD
Sync/Hunt
CTS
Tx Underrun/EOM
Break/Abort
UM010901-0601
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z8602 | CAP 0.033UF 100V 10% X7R AXIAL TR-14 |
| Z860201PSC | 8-BIT MICROCONTROLLER |
| Z860202PSC | Leaded Cartridge Fuse; Current Rating:600mA; Voltage Rating:250V; Fuse Terminals:Axial Lead; Fuse Type:Time Delay; Voltage Rating:250V; Body Material:Glass; Diameter:4.7mm; Fuse Size/Group:5 x 15 mm; Leaded Process Compatible:Yes RoHS Compliant: Yes |
| Z860203PSC | 8-BIT MICROCONTROLLER |
| Z86116 | CAP 0.033UF 100V 10% X7R AXIAL TR-14 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z8523310ASG | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 10 MHZ CMOS ESCC/2 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z8523310FSC | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 10MHz CMOS ESCC/2 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z8523310FSC00TR | 功能描述:IC ESCC 44QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:EMSCC™ 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| Z8523310FSG | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 10MHz CMOS ESCC/2 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z8523310VSC | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 10MHz CMOS ESCC/2 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。