- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372961 > Z85230 (ZiLOG, Inc.) The Zilog SCC Serial Communication Controller PDF資料下載
參數(shù)資料
| 型號(hào)： | Z85230 |
| 廠商： | ZiLOG, Inc. |
| 英文描述： | The Zilog SCC Serial Communication Controller |
| 中文描述： | Zilog公司鱗癌的串行通信控制器 |
| 文件頁數(shù)： | 68/317頁 |
| 文件大?。?/td> | 3201K |
| 代理商： | Z85230 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
SCC/ESCC User’s Manual
SCC/ESCC Ancillary Support Circuitry
3-7
3
3.4 DPLL DIGITAL PHASE-LOCKED LOOP
Each channel of the SCC contains a digital phase-locked
loop that can be used to recover clock information from a
data stream with NRZI, FM, NRZ, or Manchester encod-
ing. The DPLL is driven by a clock nominally at 32 (NRZI)
or 16 (FM) times the data rate. The DPLL uses this clock,
along with the data stream, to construct a receive clock for
the data. This clock can then be used as the SCC receive
clock, the transmit clock, or both.
Figure 3-5 shows a block diagram of the digital phase-
locked loop. It consists of a 5-bit counter, an edge detector,
and a pair of output decoders. The clock for the DPLL
comes from the output of a two-input multiplexer, and the
two outputs go to the transmitter and receive clock
multiplexers. The DPLL is controlled by seven commands
encoded in WR14 bits D7, D6 and D5.
The clock source for the DPLL is selected issuing one of
the two commands in WR14, that is:
WR14 (7-5) = 100 selects the BRG
WR14 (7-5) = 101 selects the /RTxC pin
The first command selects the baud rate generator as the
clock source. The other command selects the /RTxC pin
as the clock source, independent of whether the /RTxC pin
is a simple input or part of the crystal oscillator circuit.
Initialization of the DPLL is done at any time during the ini-
tialization sequence, but should be done after the clock
modes have been selected in WR11, and before the re-
ceiver and transmitter are enabled. When initializing the
DPLL, the clock source should be selected first, followed
by the selection of the operating mode.
To avoid metastable problems in the counter, the clock
source selection is made only while DPLL is disabled,
since arbitrarily narrow pulses are generated at the output
of the multiplexer when it changes status.
The DPLL is programmed to operate in one of two modes,
as selected by commands in WR14.
WR14 (7-5) = 111 selects NRZI mode
WR14 (7-5) = 110 selects FM mode
Note:
lects the /RTxC pin as the clock source for the DPLL, and
places it in the NRZI mode.
A channel or hardware reset disables the DPLL, se-
As in the case of the clock source selection, the mode of
operation is only changed while the DPLL is disabled to
prevent unpredictable results.
In the NRZI mode, the DPLL clock must be 32 times the
data rate. In this mode, the transmit and receive clock out-
puts of the DPLL are identical, and the clocks are phased
so that the receiver samples the data in the middle of the
bit cell. In NRZI mode, the DPLL does not require a transi-
tion in every bit cell, so this mode is useful for recovering
the clocking information from NRZ and NRZI data streams.
In the FM mode, the DPLL clock must be 16 times the data
rate. In this mode, the transmit clock output of the DPLL
lags the receive clock outputs by 90 degrees to make the
transmit and receive bit cell boundaries the same, be-
cause the receiver must sample FM data at one-quarter
and three-quarters bit time.
The DPLL is enabled by issuing the Enter Search Mode
command in WR14; that is WR14 (7-5) = 001. The Enter
Search Mode command unlocks the counter, which is held
while the DPLL is disabled, and enables the edge detector.
If the DPLL is already enabled when this command is is-
sued, the DPLL also enters Search Mode.
Figure 3-5. Digital Phase-Locked Loop
Edge Detector
RxD
Count Modifier
Decode
Receive
Clock
5-Bit Counter
Decode
Transmit
Clock
UM010901-0601
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z85233 | The Zilog SCC Serial Communication Controller |
| Z8602 | CAP 0.033UF 100V 10% X7R AXIAL TR-14 |
| Z860201PSC | 8-BIT MICROCONTROLLER |
| Z860202PSC | Leaded Cartridge Fuse; Current Rating:600mA; Voltage Rating:250V; Fuse Terminals:Axial Lead; Fuse Type:Time Delay; Voltage Rating:250V; Body Material:Glass; Diameter:4.7mm; Fuse Size/Group:5 x 15 mm; Leaded Process Compatible:Yes RoHS Compliant: Yes |
| Z860203PSC | 8-BIT MICROCONTROLLER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z8523008PEC | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 8MHz ESCC XTEMP RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z85230-08PEC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z8523008PEG | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 8MHz ESCC XTEMP RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z8523008PSC | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 8MHz ESCC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z85230-08PSC | 制造商:Zilog Inc 功能描述:IC CMOS SCC 8MHZ 85230 DIP40 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。