- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372961 > Z85230 (ZiLOG, Inc.) The Zilog SCC Serial Communication Controller PDF資料下載
參數(shù)資料
| 型號： | Z85230 |
| 廠商： | ZiLOG, Inc. |
| 英文描述： | The Zilog SCC Serial Communication Controller |
| 中文描述： | Zilog公司鱗癌的串行通信控制器 |
| 文件頁數(shù)： | 37/317頁 |
| 文件大小： | 3201K |
| 代理商： | Z85230 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
SCC/ESCC User’s Manual
Interfacing the SCC/ESCC
2-18
2.4 INTERFACE PROGRAMMING
(Continued)
2.4.4.1 Master Interrupt Enable Bit
The Master Interrupt Enable (MIE) bit, WR9 D3, must be
set to enable the SCC to generate interrupts. The MIE bit
should be set after initializing the SCC registers and en-
abling the individual interrupt enables. The SCC requests
an interrupt by asserting the /INT pin Low from its open-
drain state only upon detection that one of the enabled in-
terrupt conditions has been detected.
2.4.4.2 Interrupt Enable Bit
The Interrupt Enable (IE) bits control interrupt requests
from each interrupt source on the SCC. If the IE bit is set
to 1 for an interrupt source, that source may generate an
interrupt request, providing all of the necessary conditions
are met. If the IE bit is reset, no interrupt request is gener-
ated by that source. The transmit interrupt IE bit is WR1
D1. The receive interrupt IE bits are WR1 D3 and D4. The
external status interrupts are individually enabled in WR15
with the master external status interrupt enable in WR1
D0. Reminder: The MIE bit, WR9 D3, must be set for any
interrupt to occur.
2.4.4.3 Interrupt Pending Bit
The Interrupt Pending (IP) bit for a given source of interrupt
is set by the presence of an interrupt condition in the SCC.
It is reset directly by the processor, or indirectly by some
action that the processor may take. If the corresponding IE
bit is not set, the IP for that source of interrupt will never be
set. The IP bits in the SCC are read only via RR3 as shown
in Figure 2-12.
2.4.4.4 Interrupt-Under-Service Bit
The Interrupt-Under-Service (IUS) bits are completely hid-
den from the processor. An IUS bit is set during an inter-
rupt acknowledge cycle for the highest priority IP. On the
CMOS or ESCC, the IUS bits can be set by either a hard-
ware acknowledge cycle with the /INTACK pin or through
software if WR9 D5=1 and then reading RR2.
The IUS bits control the operation of internal and external
daisy-chain interrupts. The internal daisy chain links the
six sources of interrupt in a fixed order, chaining the IUS
bit of each source. If an internal IUS bit is set, all lower pri-
ority interrupt requests are masked off; during an interrupt
acknowledge cycle the IP bits are also gated into the daisy
chain. This ensures that the highest priority IP selected
has its IUS bit set. At the end of an interrupt service rou-
tine, the processor must issue a Reset Highest IUS com-
mand in WR0 to re-enable lower priority interrupts. This is
the only way, short of a software or hardware reset, that an
IUS bit may be reset.
Note:
It is not necessary to issue the Reset Highest IUS
command in the interrupt service routine, since the IUS
bits can only be set by an interrupt acknowledge if no hard-
ware acknowledge or software acknowledge cycle (not
with NMOS) is executed. The only exception is when the
SDLC Frame Status FIFO (not with NMOS) is enabled and
“receive interrupt on special condition only” is used. See
section 4.4.3 for more details on this mode.
2.4.4.5 Disable Lower Chain Bit
The Disable Lower Chain (DLC) bit in WR9 (D2) is used to
disable all peripherals in a lower position on the external
daisy chain. If WR9 D2=1, the IEO pin is driven Low and
prevents lower priority devices from generating an inter-
rupt request. Note that the IUS bit, when set, will have the
same effect, but is not controllable through software.
Figure 2-12. RR3 Interrupt Pending Bits
D7
D6
D5
D4
D3
D2
D1
D0
Channel B Ext/Stat
Read Register 3
Channel B Tx IP
Channel B Rx IP
Channel A Ext/Stat
Channel A Tx IP
Channel A Rx IP
0
0
*
Always 0 In B Channel
UM010901-0601
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z85233 | The Zilog SCC Serial Communication Controller |
| Z8602 | CAP 0.033UF 100V 10% X7R AXIAL TR-14 |
| Z860201PSC | 8-BIT MICROCONTROLLER |
| Z860202PSC | Leaded Cartridge Fuse; Current Rating:600mA; Voltage Rating:250V; Fuse Terminals:Axial Lead; Fuse Type:Time Delay; Voltage Rating:250V; Body Material:Glass; Diameter:4.7mm; Fuse Size/Group:5 x 15 mm; Leaded Process Compatible:Yes RoHS Compliant: Yes |
| Z860203PSC | 8-BIT MICROCONTROLLER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z8523008PEC | 功能描述:網(wǎng)絡控制器與處理器 IC 8MHz ESCC XTEMP RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z85230-08PEC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z8523008PEG | 功能描述:網(wǎng)絡控制器與處理器 IC 8MHz ESCC XTEMP RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z8523008PSC | 功能描述:網(wǎng)絡控制器與處理器 IC 8MHz ESCC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| Z85230-08PSC | 制造商:Zilog Inc 功能描述:IC CMOS SCC 8MHZ 85230 DIP40 |
發(fā)布緊急采購，3分鐘左右您將得到回復。