參數(shù)資料
型號: Z85230
廠商: ZiLOG, Inc.
英文描述: The Zilog SCC Serial Communication Controller
中文描述: Zilog公司鱗癌的串行通信控制器
文件頁數(shù): 45/317頁
文件大?。?/td> 3201K
代理商: Z85230
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
SCC/ESCC User’s Manual
Interfacing the SCC/ESCC
2-26
2.4 INTERFACE PROGRAMMING
(Continued)
bit D5 nor the transmit interrupt status, and will respond
exactly the same way as mentioned above. Figure 2-17 il-
lustrates when the TBE bit will become set.
Note:
When WR7' D5=0. only one byte is written to the
FIFO at a time, when there are three or fewer bytes in
FIFO. Thus, for the ESCC multiple interrupts are generat-
ed to fill the FIFO. To avoid multiple interrupts, one can poll
the TBE bit (RR0 D2) after writing each byte.
While transmit interrupts are enabled, the ESCC sets the
TxIP when the transmit buffer reaches the condition pro-
grammed in WR7' bit D5. This means that the transmit
buffer must have been written to before the TxIP is set.
Thus, when transmit interrupts are first enabled, the trans-
mit IP is not set until the programmed interrupting condition
is met.
The TxIP is reset either by writing data to the transmit buff-
er or by issuing the Reset Tx Int Pending command in
WR0. Ordinarily, the response to a transmit interrupt is to
write more data to the ESCC; however, if there is no more
data to be transmitted at that time, it is the end of the
frame. The Reset Tx Int command is used to reset the TxIP
and clear the interrupt. For example, at the end of a frame
or block of data where the CRC is to be sent next, the Re-
set Tx Int Pending command should be issued after the
last byte of data has been written to the ESCC.
In synchronous modes, one other condition can cause the
TxIP to be set. This occurs at the end of a transmission af-
ter the CRC is sent. When the last bit of the CRC has
cleared the Transmit Shift Register and the flag or sync
character is loaded into the Transmit Shift Register, the
ESCC sets the TxIP. Data for the new frame or block to be
transmitted may be written at this time. In this particular
case, the Transmit Buffer Empty bit in RR0 and the TxIP
are set.
An enhancement to the ESCC from the NMOS/CMOS ver-
sion is that the CRC has priority over the data, where on
the NMOS/CMOS version data has priority over the CRS.
This means that on the ESCC the CRC bytes are guaran-
teed to be sent, even if the data for the next packet has
written before the second transmit interrupt, but after the
EOM/Underrun condition exists. This helps to increase the
system throughput because there is not waiting for the
second transmit interrupt. On the NMOS/CMOS version, if
the data is written while the CRC is sent, CRC byte(s) are
replaced with the flag/sync pattern followed by the data.
Another enhancement of the ESCC is that it latches the
transmit interrupt because the CRC is loaded into the
Transmit Shift Register even if the transmit interrupt, due
to the last data byte, is not yet reset. Therefore, the end of
a synchronous frame is guaranteed to generate two
transmit interrupts even if a Reset Tx Int Pending
command for the data created interrupt is issued after
(Time “A” in Figure 2-16) the CRC interrupt had occurred.
In this case, two reset Tx Int Pending commands are
required. The TxIP is latched if the EOM latch has been
reset before the end of the frame.
Figure 2-16. Transmit Interrupt Status When WR7' D5=1 For ESCC
01
TxFIFO
Tx Shift Register
No Transmit Interrupt
TxIP=0
04
03
02
Transmit Interrupt
TxIP=1
04
03
02
No Transmit Interrupt
TxIP=0
UM010901-06
01
相關PDF資料
PDF描述
Z85233 The Zilog SCC Serial Communication Controller
Z8602 CAP 0.033UF 100V 10% X7R AXIAL TR-14
Z860201PSC 8-BIT MICROCONTROLLER
Z860202PSC Leaded Cartridge Fuse; Current Rating:600mA; Voltage Rating:250V; Fuse Terminals:Axial Lead; Fuse Type:Time Delay; Voltage Rating:250V; Body Material:Glass; Diameter:4.7mm; Fuse Size/Group:5 x 15 mm; Leaded Process Compatible:Yes RoHS Compliant: Yes
Z860203PSC 8-BIT MICROCONTROLLER
相關代理商/技術參數(shù)
參數(shù)描述
Z8523008PEC 功能描述:網絡控制器與處理器 IC 8MHz ESCC XTEMP RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
Z85230-08PEC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller
Z8523008PEG 功能描述:網絡控制器與處理器 IC 8MHz ESCC XTEMP RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
Z8523008PSC 功能描述:網絡控制器與處理器 IC 8MHz ESCC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
Z85230-08PSC 制造商:Zilog Inc 功能描述:IC CMOS SCC 8MHZ 85230 DIP40