- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C825AE (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C825AE |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 83/225頁 |
| 文件大?。?/td> | 1237K |
| 代理商： | SYM53C825AE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁當前第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
SCSI Operating Registers
SYM53C825A/825AE Data Manual
5-9
Register 02 (82)
SCSI Control Two (SCNT L2)
Read/Write
Bit 7
SDU (SCSI Disconnect Unexpected)
T his bit is valid in initiator mode only. When
this bit is set, the SCSI core is not expecting
the SCSI bus to enter the Bus Free phase. If it
does, an unexpected disconnect error will be
generated (see the Unexpected Disconnect bit
in the SIST 0 register, bit 2). During normal
SCRIPT S mode operation, this bit is set auto-
matically whenever the SCSI core is reselected,
or successfully selects another SCSI device.
T he SDU bit should be reset with a register
write (MOVE 0X 00 T O SCNT L2) before the
SCSI core expects a disconnect to occur, nor-
mally prior to sending an Abort, Abort Tag,
Bus Device Reset, Clear Queue or Release
Recovery message, or before deasserting
SACK / after receiving a Disconnect command
or Command Complete message.
Bit 6
CHM (Chained Mode)
T his bit determines whether or not the SCSI
core is programmed for chained SCSI mode.
T his bit is automatically set by the Chained
Block Move (CHMOV) SCRIPT S instruction
and is automatically cleared by the Block Move
SCRIPT S instruction (MOVE).
Chained mode is primarily used to transfer
consecutive wide data blocks. Using chained
mode facilitates partial receive transfers and
allows correct partial send behavior. When this
bit is set and a data transfer ends on an odd
byte boundary, the SYM53C825A will store
the last byte in the SCSI Wide Residue Data
Register during a receive operation, or in the
SCSI Output Data Latch register during a
send operation. T his byte will be combined
with the first byte from the subsequent transfer
so that a wide transfer can be completed.
SDU
7
Default>>>
0
CHM
6
SLPMD
5
SLPHBEN
4
WSS
3
VUE0
2
VUE1
1
WSR
0
0
0
0
0
0
0
0
For more information, see the “Chained
Mode” section in Chapter 2, “Functional
Description.”
Bit 5
SLPMD (SLPAR Mode Bit)
If this bit is clear, the SLPAR register functions
like the SYM53C825. If this bit is set, the
SLPAR register reflects the high or low byte of
the SLPAR word, depending on the state of
SCNT L2 bit 4. It also allows a seed value to be
written to the SLPAR register.
Bit 4
SLPHBE N (SLPAR High Byte
E nable)
If this bit is clear, the low byte of the SLPAR
word is present in the SLPAR register. If this
bit is set, the high byte of the SLPAR word is
present in the SLPAR register.
Bit 3
WSS (Wide SCSI Send)
When read, this bit returns the value of the
Wide SCSI Send (WSS) flag. Asserting this bit
will clear the WSS flag. T his clearing function
is self-resetting.
When the WSS flag is high following a wide
SCSI send operation, the SCSI core is holding
a byte of “chain” data in the SODL register.
T his data will become the first low-order byte
sent when married with a high-order byte dur-
ing a subsequent data send transfer.
Performing a SCSI receive operation will clear
this bit. Also, performing any non-wide trans-
fer will clear this bit.
Bit 2
VUE 0 (Vendor Unique E nhance-
ments bit 0)
T his bit is a read only value indicating whether
the group code field in the SCSI instruction is
standard or vendor unique. If reset, the bit
indicates standard group codes; if set, the bit
indicates vendor unique group codes. T he
value in this bit is reloaded at the beginning of
all asynchronous target receives. T he default
for this bit is reset.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。