參數(shù)資料
型號: SYM53C825AE
廠商: LSI Corporation
英文描述: PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
中文描述: 的PCI -的SCSI I / O處理器(個PCI -的SCSI的I / O接口處理器)
文件頁數(shù): 65/225頁
文件大?。?/td> 1237K
代理商: SYM53C825AE
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當(dāng)前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
Signal Descriptions
System Pins
SYM53C825A/825AE Data Manual
4-5
Table 4-2: System Pins
Symbol
Pin No.
Type
Description
CLK
145
I
Clock provides timing for all transactions on the PCI bus and
is an input to every PCI device. All other PCI signals are sam-
pled on the rising edge of CLK , and other timing parameters
are defined with respect to this edge. T his clock can option-
ally be used as the SCSI core clock; however, the
SYM/53C825A will not be able to achieve fast SCSI transfer
rates.
Reset forces the PCI sequencer of each device to a known
state. All t/s and s/t/s signals are foced to a high impedance
state, and all internal logic is reset. T he RST / input is syn-
chronized internally to the rising edge of CLK . T he CLK
input must be active while RST / is active to properly reset the
device.
RST /
144
I
Table 4-3: Address and Data Pins
Symbol
Pin No.
Type
Description
AD(31-0)
150, 151,
153, 154,
156, 157,
159, 160, 3,
5, 6, 7, 9,
11, 12, 13,
28, 29, 30,
32, 34, 35,
36, 38, 40,
41, 43, 44,
46, 47, 49,
50
T /S
Physical longword address and data are multiplexed on the
same PCI pins. During the first clock of a transaction,
AD(31-0) contain a physical address. During subsequent
clocks, AD(31-0) contain data. A bus transaction consists of
an address phase, followed by one or more data phases. PCI
supports both read and write bursts. AD(7-0) define the least
significant byte, and AD(31-24) define the most significant
byte.
C_BE(3-0)/
,1, 15, 26,
39
T /S
Bus command and byte enables are multiplexed on the same
PCI pins. During the address phase of a transaction,
C_BE(3-0)/ define the bus command. During the data phase,
C_BE(3-0)/ are used as byte enables. T he byte enables deter-
mine which byte lanes carry meaningful data. C_BE(0)/
applies to byte 0, and C_BE(3)/ to byte 3.
Parity is the even parity bit that protects the AD(31-0) and
C_BE(3-0)/ lines. During address phase, both the address
and command bits are covered. During data phase, both data
and byte enables are covered.
PAR
25
T /S
相關(guān)PDF資料
PDF描述
SYM53C860 Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器)
SYM53C875 PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器)
SYM53C875E PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器)
SYM53C876E PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器)
SYM53C876 PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer