- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C825AE (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C825AE |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 135/225頁 |
| 文件大?。?/td> | 1237K |
| 代理商： | SYM53C825AE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
Instruction Set of the I/O Processor
Block Move Instructions
SYM53C825A/825AE Data Manual
6-7
an odd byte boundary, the SYM53C825A will
store the last byte in the SCSI Wide Residue
Data Register during a receive operation, or in
the SCSI Output Data Latch Register during a
send operation. T his byte will be combined
with the first byte from the subsequent transfer
so that a wide transfer can be completed.
5. If the SCSI phase bits do not match the value
stored in the SSTAT 1 register, the
SYM53C825A generates a phase mismatch
interrupt and the instruction is not executed.
6. During a Message Out phase, after the
SYM53C825A has performed a select with
Attention (or SAT N/ has been manually
asserted with a Set AT N instruction), the
SYM53C825A will deassert SAT N/ during the
final SREQ/SACK handshake.
7. When the SYM53C825A is performing a block
move for Message In phase, it will not deassert
the SACK / signal for the last SREQ/SACK
handshake. T he SACK signal must be cleared
using the Clear SACK I/O instruction.
Bits 26-24 SCSI Phase
T his 3-bit field defines the desired SCSI infor-
mation transfer phase. When the
SYM53C825A operates in initiator mode,
these bits are compared with the latched SCSI
phase bits in the SSTAT 1 register. When the
SYM53C825A operates in target mode, the
SYM53C825A asserts the phase defined in this
field. T he following table describes the possible
combinations and the corresponding SCSI
phase.
Bits 23-0 Transfer Counter
T his 24-bit field specifies the number of data
bytes to be moved between the SYM53C825A
and system memory. T he field is stored in the
DBC register. When the SYM53C825A trans-
fers data to/from memory, the DBC register is
decremented by the number of bytes trans-
ferred. In addition, the DNAD register is
incremented by the number of bytes trans-
ferred. T his process is repeated until the DBC
register has been decremented to zero. At that
time, the SYM53C825A fetches the next
instruction.
If bit 28 is set, indicating table indirect
addressing, this field is not used. T he byte
count is instead fetched from a table pointed to
by the DSA register.
Second Dword
Bits 31-0 Start Address
T his 32-bit field specifies the starting address
of the data to be moved to/from memory. T his
field is copied to the DNAD register. When the
SYM53C825A transfers data to or from mem-
ory, the DNAD register is incremented by the
number of bytes transferred.
When bit 29 is set, indicating indirect address-
ing, this address is a pointer to an address in
memory that points to the data location. When
bit 28 is set, indicating table indirect address-
ing, the value in this field is an offset into a
table pointed to by the DSA. T he table entry
contains byte count and address information.
MSG
C/D
I/O
SCSI Phase
0
0
0
0
1
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
Data out
Data in
Command
Status
Reserved out
Reserved in
Message out
1
1
1
Message in
MSG
C/D
I/O
SCSI Phase
相關PDF資料 |
PDF描述 |
|---|---|
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復。