- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C810A (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C810A |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 132/188頁 |
| 文件大?。?/td> | 1120K |
| 代理商： | SYM53C810A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁當(dāng)前第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
Instruction Set of the I/O Processor
Load and Store Instructions
6-24
SYM53C810A Data Manual
Load and Store
Instructions
T he Load and Store instruction provides a more
efficient way to move data from/to memory to/from
an internal register in the chip without using the
normal memory move instruction.
T he load and store instructions are represented by
two-dword op codes. T he first dword contains the
DCMD and DBC register values. T he second
dword contains the DSPS value. T his is either the
actual memory location of where to load or store,
or the offset from the DSA, depending on the
value of Bit 28 (DSA Relative).
A maximum of 4 bytes may be moved with these
instructions. T he register address and memory
address must have the same byte alignment, and
the count set such that it does not cross dword
boundaries. T he destination memory address in
the Store instruction and the source address in the
Load instruction may not map back to the operat-
ing register set of the chip. If it does, a PCI illegal
read/write cycle will occur, and the chip will issue
an interrupt (Illegal Instruction Detected) imme-
diately following.
T he SIOM and DIOM bits in the DMODE regis-
ter determine whether the destination or source
address of the instruction is in Memory space or I/
O space. T he Load/Store utilizes the PCI com-
mands for I/O READ and I/O WRIT E to access
the I/O space.
First Dword
Bit 31-29, Instruction Type
T hese bits should be 111, indicating the Load and
Store instruction.
Bit 28, DSA Relative
When this bit is clear, the value in the DSPS is
the actual 32-bit memory address to perform
the load/store to/from. When this bit is set, the
chip determines the memory address to per-
form the load/store to/from by adding the 24-
bit signed offset value in the DSPS to the DSA.
Bits 27-26, Reserved
Bit 25, No Flush (Store instruction only)
Note: this bit has no effect unless the Pre-fetch
Enable bit in the DCNT L register is set.
For information on SCRIPT S instruction
prefetching, see Chapter 2.
When this bit is set, the SYM53C810A per-
forms a Store without flushing the prefetch
unit. When this bit is clear, the Store instruc-
tion automatically flushes the prefetch unit. No
Flush should be used if the source and destina-
tion are not within four instructions of the cur-
rent Store instruction.
Bit 24, Load/Store
When this bit is set, the instruction is a Load.
When cleared, it is a Store.
Bit 23, Reserved
Bits 22-16, Register Address
A6-A0 select the register to load/store to/from
within the SYM053C810A.
Note: It is not possible to load the SFBR register,
although the SFBR contents may be stored
in another location.
Bits 15-3, Reserved
Bits 2-0, Byte Count
T his value is the number of bytes to load/store.
Second Dword
Bits 31-0, Memory/IO Address / DSA Offset
T his is the actual memory location of where to
load or store, or the offset from the DSA register
value.
Bits A1, A0
Number of bytes allowed to load/
store
00
One, two, three or four
01
One, two, or three.
10
One or two
11
One
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C825A | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C825AE | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。