MC145574 LIST OF FIGURES
MC145574
Contents–viii
MOTOROLA
Figure 1–1.
Figure 2–1.
Figure 2–2.
Figure 2–3.
Figure 2–4.
Figure 4–1.
Figure 4–2.
Figure 4–3.
Figure 4–4.
Figure 4–5.
Figure 4–6.
Figure 4–7.
Figure 4–8.
Figure 5–1.
Figure 5–2.
Figure 5–3.
Figure 5–4.
Figure 5–5.
Figure 5–6.
Figure 5–7.
Figure 6–1. a.
Figure 6–1. b.
Figure 6–2.
Figure 6–3.
Figure 6–4.
Figure 6–5.
Figure 6–6.
Figure 7–1.
Figure 11–1.
Figure 13–1.
Figure 13–2.
Figure 13–3.
Figure 14–1.
Figure 14–2.
Figure 16–1.
Figure 16–2.
Figure 18–1.
Figure 18–2.
Figure 18–3.
Figure 18–4.
Figure 18–5.
Figure 18–6.
Figure 18–7.
Figure 19–1.
Figure 19–2.
Figure A–1.
Figure A–2.
Block Diagram
Point–to–Point
Short Passive Bus
Extended Passive Bus
Branched Passive Bus
Phase Relationship of NT Transmit Signal
Two–Baud Turnaround in TE
Phase Relationship of TE Transmit Signal
Example Architecture of an NT2
Standard IDL2 10–Bit Mode
Standard IDL2 8–Bit Mode with Long Frame Sync
Standard IDL2 8–Bit Slave Mode with Independent Frame Syncs
Timeslot Operation with Independent Slave Frame Syncs, TSEN
Serial Control Port Nibble Register Read Operation
Serial Control Port Nibble Register Write Operation
Serial Control Port Byte Register Read Operation
Serial Control Port Byte Register Read Operation Double 8–Bit Transaction
Serial Control Port Byte Register Write Operation
Serial Control Byte Register Write Operation Double 8–Bit Transaction
Merged Serial Control Port Nibble Register Read Operation
Relative Channel Positions (GCI Slave Mode)
Relative Channel Positions (GCI Master Mode)
GCI Indirect Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Monitor Channel Access Protocol
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Activation from TE End
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Deactivation from NT End
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Activation from NT End
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pin Assignments
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SCIT Terminal Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NT Family Tree
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NT1 Star Mode of Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NT2 Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Typical Crystal Oscillator Connection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Connection with External Clock
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Line Interface Circuit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Line Interface Circuit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Master Timing, 8– and 10–Bit Formats
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Slave Timing, 8– and 10–Bit Formats
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GCI Timing For Master and Slave Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SCP Timing Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NT1 Star Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
D Channel Request Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
D Channel Grant Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MC145574DW Pin Assignment (SOIC 28–Pin Package, Case 751F)
MC145574PB Pin Assignment (TQFP 32–Pin Package, Case 873A)
Motorola Silicon Applications and the MC145574EVK
Block Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
For More Information On This Product,
Go to: www.freescale.com
1–3
2–1
2–2
2–2
2–3
4–5
4–6
4–7
4–8
4–10
4–10
4–10
4–11
5–2
5–2
5–3
5–4
5–4
5–5
5–5
6–2
6–3
6–4
6–9
6–14
6–15
6–15
7–1
11–4
13–1
13–3
13–6
14–1
14–1
16–2
16–2
18–3
18–5
18–7
18–8
18–9
18–9
18–9
19–1
19–1
A–1
A–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
F
Freescale Semiconductor, Inc.
n
.