- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371133 > MPC105 (MOTOROLA INC) 32-Bit Microprocessor(32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | MPC105 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 存儲控制器/管理單元 |
| 英文描述： | 32-Bit Microprocessor(32位微處理器) |
| 中文描述： | 1G X 8, DRAM CONTROLLER, PBGA304 |
| 封裝： | BGA-304 |
| 文件頁數(shù)： | 180/311頁 |
| 文件大小： | 1708K |
| 代理商： | MPC105 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁當(dāng)前第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁
6-2
MPC105 PCIB/MC User's Manual
MOTOROLA
The MPC105 is capable of supporting a variety of DRAM or SDRAM configurations. Note
that if SDRAM is used, it must comply with the JEDEC specification for SDRAM. Twelve
multiplexed address signals provide for device densities to 16M. Eight row address
strobe/command select (RAS/CS) signals support up to eight banks of memory. Each bank
can be 8 bytes wide. Eight column address strobe/data qualifier (CAS/DQM) signals are
used to provide byte selection for memory accesses.
The DRAM or SDRAM banks can be built of SIMMs or directly-attached memory chips.
The data path to the memory banks must be either 32 or 64 bits wide (36 or 72 with parity).
The banks can be constructed using
x
1,
x
4,
x
8,
x
9,
x
16, or
x
18 memory chips. Regardless
of whether DRAMs or SDRAMs are used, the memory design must be byte-selectable for
writes using the CAS/DQM signals. The MPC105 provides the capability for initialization
software to determine the amount of DRAM or SDRAM in the system, and set the
row/column address configuration, at system startup.
The MPC105 memory interface provides for doze, nap, sleep, and suspend power saving
modes, defined in Appendix A, “Power Management.” In the sleep and suspend power
saving modes, the MPC105 can be configured to put the DRAM array into a self-refresh
mode, (if supported by the DRAMs). The MPC105 may be configured to use the RTC input
as its refresh time base in suspend mode. If self-refreshing DRAMs are not available or the
RTC input is not used (in suspend mode), system software must preserve DRAM data (such
as by copying the data to disk) in the sleep or suspend mode. In doze and nap power saving
modes and in full-on mode, the MPC105 supplies CAS before RAS (CBR) refresh to
DRAM.
An MPC105 configuration signal (FNR/DWE0, sampled at reset) determines whether the
MPC105 accesses initialization software from ROM or Flash ROM. If the MPC105 is
configured to access initialization software from ROM, the corresponding data path must
be the same bit width as the DRAM or SDRAM data path (32 or 64 bits). Twenty address
bits and two bank selects are provided for ROM systems. If the MPC105 is configured to
access initialization software from Flash ROM, the corresponding data path must be 8 bits
wide and must be connected to the most significant byte of the data bus. Twenty address
bits, one bank select signal, one write enable signal, and one output enable signal are
provided for Flash ROM systems.
6.2 Memory Interface Signal Buffering
To reduce loading on the data bus, system designers may choose to implement data buffers
between the 60x bus and memory. The signals BCTL0 and BCTL1 control the data bus
buffers (directional control and high-impedance state). The example design in Figure 6-5
uses bidirectional/tri-state drivers on the data and parity signals.
Note that in addition to the data and parity signals, certain other memory interface signals
may also require buffering. Parameters such as the AC characteristics of the MPC105,
memory operating frequency, capacitive loading, and board routing loads will dictate which
signals require buffering, and which buffer devices are appropriate.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPC106ARX66CE | PCI Bridge/Memory Controller |
| MPC106ARX66CG | PCI Bridge/Memory Controller |
| MPC106ARX66DE | PCI Bridge/Memory Controller |
| MPC106ARX66DG | PCI Bridge/Memory Controller |
| MPC106ARX66TE | PCI Bridge/Memory Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC1055L1R0C | 制造商:KEMET Corporation 功能描述: 制造商:KEMET Corporation 功能描述:INDUCTOR POWER 1UH 20% SMD - Tape and Reel 制造商:KEMET Corporation 功能描述:Fixed Inductors 1uH 20% SMD |
| MPC1055LR36C | 制造商:KEMET Corporation 功能描述: 制造商:KEMET Corporation 功能描述:INDUCTOR POWER 0.36UH 20% SMD - Tape and Reel 制造商:NEC TOKIN Corporation 功能描述:MPC Series 0.36uH 20% Unshielded SMD Power Inductor 制造商:KEMET Corporation 功能描述:Fixed Inductors 0.36uH 20% SMD |
| MPC106 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:PCI Bridge/Memory Controller |
| MPC106ARX66CE | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:PCI Bridge/Memory Controller |
| MPC106ARX66CG | 制造商:Freescale Semiconductor 功能描述: 制造商:Motorola Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。