
MC145572
Contents–x
MOTOROLA
Table
Title
Page
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–1.
Table 3–2.
Table 3–3.
Table 3–4.
Table 3–5.
Table 3–6.
Table 3–7.
Table 4–1.
Table 4–2.
Table 4–3.
Table 4–4.
Table 4–5.
Table 4–6.
Table 4–7.
Table 4–8.
Table 4–9.
Table 4–10.
Table 4–11.
Table 4–12.
Table 4–13.
Table 5–1.
Table 5–2.
Table 5–3.
Table 5–4.
Table 5–5.
Table 5–6.
Table 5–7.
Table 6–1.
Table 6–2.
Table 7–1.
Table 8–1.
Table 8–2.
Table 8–3.
Table 8–4.
Table 8–5.
Table 8–6.
Table B–1.
Table B–2.
Table B–3.
Table B–4.
Table E–5.
Power Supply and Mode Selection Pins (See Sections 3.3.1 and 3.3.2)
Time Division Multiplex Interface Pins (See Section 3.3.3)
Digital Data Interface Pins (See Section 3.3.4)
2B1Q Interface Pins (See Section 3.3.5)
Phase Locked Loop and Clock Pins (See Section 3.3.6)
Operation Mode as Indicated by Mode Input Pins
GCI Timeslot Assignment as Set by S0 – S2
Nibble Registers and R6 Map (NR0 – NR5; R6)
Byte Register Map (BR0 – BR15A)
Overlay Register Map (OR0 – OR13)
Bit Read/Write Indicator
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Register Bit Locations Within the Superframe LT
→
NT
Register Bit Locations Within the Superframe NT
→
LT
M4 Bit Definitions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Frame Control Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
eoc Control Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Automatic eoc Processor Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
M4 Control Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
M4 Dual Consecutive Modes Example
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
M5/M6 Control Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mode Pin Breakout Summary and Comparison
Pin Function per Mode and MC14LC5472 Comparison
IDL2 Interface Data Format Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Master Mode Clock Rate Selection
Timeslot Assigner Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Maximum Number of Timeslots vs DCL Frequency
FIFO Delays Through the MC145572
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NT Mode Activation Signals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LT Mode Activation Signals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmitted crc Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GCI Master Mode Clock Rate Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multiplexed GCI Frame Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Monitor Channel Commands
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Monitor Channel Response Messages
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Monitor Channel Interrupt Indication Messages
C/I Channel Commands and Indications
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
U–Interface Transformer Vendors
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Electrical Specification for the U–Interface Transformer, North American ISDN
Crystal Vendors
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ISDN Call Control Source Code Suppliers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2B1Q Line Interface Component Values
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2
3–2
3–3
3–4
3–4
3–6
3–10
4–1
4–2
4–3
4–5
4–11
4–11
4–12
4–20
4–21
4–22
4–23
4–23
4–24
5–3
5–4
5–15
5–16
5–22
5–26
5–30
6–2
6–3
7–4
8–3
8–3
8–9
8–10
8–10
8–11
B–1
B–2
B–3
B–4
E–5
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . .