參數(shù)資料
型號: TE3-MUX
廠商: INFINEON TECHNOLOGIES AG
元件分類: 通信及網(wǎng)絡(luò)
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù): 9/211頁
文件大小: 2567K
代理商: TE3-MUX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁
PEB 3445 E
List of Figures
Page
Data Sheet
9
2001-06-29
Figure 1
Figure 2
Figure 3
Figure 4
Figure 5
Figure 6
Figure 7
Figure 8
Figure 9
Figure 10
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Typical DS3 Channelized Application . . . . . . . . . . . . . . . . . . . . . . . . . 17
Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Local Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Remote Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Tributary Mapper . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Tributary Mapper (Transmit Direction). . . . . . . . . . . . . . . . . . . . . . . . . 38
Tributary Mapper (Receive Direction) . . . . . . . . . . . . . . . . . . . . . . . . . 39
Interrupt Driven Reception Sequence Example (32-byte Receive Thresh-
old) 56
Interrupt Driven Transmit Sequence Example. . . . . . . . . . . . . . . . . . . 57
DMA Supported Receive Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . 58
DMA supported Transmit Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Test Unit Access Points. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Pattern Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Intel Bus Mode (Demultiplexed Bus Operation). . . . . . . . . . . . . . . . . . 64
Intel Bus Mode (Multiplexed Bus Operation) . . . . . . . . . . . . . . . . . . . . 64
Motorola Bus Mode (Demultiplexed Bus Operation) . . . . . . . . . . . . . . 66
Motorola Bus Mode (Multiplexed Bus Operation) . . . . . . . . . . . . . . . . 66
Receive Overhead Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Transmit Overhead Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Block Diagram of Test Access Port and Boundary Scan Unit . . . . . . . 70
Input/Output Waveform for AC Tests. . . . . . . . . . . . . . . . . . . . . . . . . 184
Intel Demultiplexed Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
Intel Multiplexed Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
Read, Write Control Interval in Demultiplexed Bus Mode . . . . . . . . . 187
Read, Write Control Interval in Multiplexed Bus Mode . . . . . . . . . . . 187
Motorola Demultiplexed Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . 188
Motorola Multiplexed Bus Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
Read, Write Control Interval in Demultiplexed Bus Mode . . . . . . . . . 190
Read, Write, ALE Control Interval in Multiplexed Bus Mode . . . . . . . 190
DMA Receive Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
DMA Transmit Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
DS3 Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
DS3 Transmit Data Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
DS3 Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
DS3 Transmit Overhead Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
DS3 Transmit Overhead Synchronization Timing . . . . . . . . . . . . . . . 196
DS3 Receive Overhead Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
DS3 Transmit Stuff Bit Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
Figure 11
Figure 12
Figure 13
Figure 14
Figure 15
Figure 16
Figure 17
Figure 18
Figure 19
Figure 20
Figure 21
Figure 22
Figure 23
Figure 24
Figure 25
Figure 26
Figure 27
Figure 28
Figure 29
Figure 30
Figure 31
Figure 32
Figure 33
Figure 34
Figure 35
Figure 36
Figure 37
Figure 38
Figure 39
Figure 40
Figure 41
相關(guān)PDF資料
PDF描述
TEA1085 Listening-in circuit for line-powered telephone sets
TEA1085A Listening-in circuit for line-powered telephone sets
TEA1085AT Listening-in circuit for line-powered telephone sets
TEA1085T Listening-in circuit for line-powered telephone sets
TEA1093 Hands-free IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TE3Q0TREB2201G 制造商:Vishay Dale 功能描述:IND FLTR WW 2.2K UH 2% TRD - Bulk
TE3Q0TRPJ1000J 制造商:Vishay Angstrohm 功能描述:Ind Filter Toroid 100uH 5% RDL Bulk 制造商:Vishay Dale 功能描述:IND FLTR WW 100UH 5% TRD - Bulk
TE3Q0TRPJ1100J 制造商:Vishay Dale 功能描述:TE-3Q0TR 110 5% P09 - Bulk
TE3Q0TRPJ2201G 制造商:Vishay Dale 功能描述:IND FLTR WW 2.2K UH 2% TRD - Bulk