參數(shù)資料
型號(hào): TE3-MUX
廠商: INFINEON TECHNOLOGIES AG
元件分類: 通信及網(wǎng)絡(luò)
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù): 45/211頁
文件大?。?/td> 2567K
代理商: TE3-MUX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當(dāng)前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁
PEB 3445 E
Functional Description
Data Sheet
45
2001-06-29
4.5
M23 multiplexer and DS3 framer
The DS3 path of the TE3-MUX can be operated in three modes:
M23 multiplex format
C-bit parity format with modified M23 multiplex operation
Full payload rate format
4.5.1
The framing structure of the M23 multiplex signal is shown in
Table 3
. Each DS3
multiframe consists of 7 subframes and each subframe of eight blocks. One block
consists of 85 bits, where the first bit is the overhead (OH) bit and the remaining 84 bits
contain the information bits. The 84 information bits are formed by bit-by-bit interleaving
of the seven DS2 signals or a total of 12 bits from each DS2 signal. The first bit is
assigned to the 1
st
tributary DS2 signal, the second bit is assigned to the 2
nd
tributary
DS2 signal and so on.
M23 multiplex format
Table 3
M23 multiplex format
F
0
, F
1
F
0
and F
1
form the frame alignment pattern. Each DS3 frame consists of 28 F-bits, four per
subframe in block 2, 4, 6 and 8. F
0
and F
1
form the pattern ’1001’. This pattern is repeated in
every subframe.
M
0
, M
1
M
0
and M
1
form the multiframe alignment signal. The M-bit is contained in the OH-bit of the first
block in subframe 5,6 and 7. The multiframe alignment signal is ’010’.
C
11
..C
73
The C-bits control the bit stuffing procedure of the multiplexed DS2 signals.
P
The P-bits contain parity information and are calculated as even parity on all information bits of
the previous DS3 frame. Both P-bits are identical.
Sub-
frame
Block 1 through 8 of a subframe
3
4
1
2
5
6
7
8
DS3-
Multi-
frame
1
2
3
4
5
6
7
X [84] F
1
[84] C
11
[84] F
0
[84] C
12
[84] F
0
[84] C
13
[84] F
1
[84]
X [84] F
1
[84] C
21
[84] F
0
[84] C
22
[84] F
0
[84] C
23
[84] F
1
[84]
P [84] F
1
[84] C
31
[84] F
0
[84] C
32
[84] F
0
[84] C
33
[84] F
1
[84]
P [84] F
1
[84] C
41
[84] F
0
[84] C
42
[84] F
0
[84] C
43
[84] F
1
[84]
M
0
[84] F
1
[84] C
51
[84] F
0
[84] C
52
[84] F
0
[84] C
53
[84] F
1
[84]
M
1
[84] F
1
[84] C
61
[84] F
0
[84] C
62
[84] F
0
[84] C
63
[84] F
1
[84]
M
0
[84] F
1
[84] C
71
[84] F
0
[84] C
72
[84] F
0
[84] C
73
[84] F
1
[84]
相關(guān)PDF資料
PDF描述
TEA1085 Listening-in circuit for line-powered telephone sets
TEA1085A Listening-in circuit for line-powered telephone sets
TEA1085AT Listening-in circuit for line-powered telephone sets
TEA1085T Listening-in circuit for line-powered telephone sets
TEA1093 Hands-free IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TE3Q0TREB2201G 制造商:Vishay Dale 功能描述:IND FLTR WW 2.2K UH 2% TRD - Bulk
TE3Q0TRPJ1000J 制造商:Vishay Angstrohm 功能描述:Ind Filter Toroid 100uH 5% RDL Bulk 制造商:Vishay Dale 功能描述:IND FLTR WW 100UH 5% TRD - Bulk
TE3Q0TRPJ1100J 制造商:Vishay Dale 功能描述:TE-3Q0TR 110 5% P09 - Bulk
TE3Q0TRPJ2201G 制造商:Vishay Dale 功能描述:IND FLTR WW 2.2K UH 2% TRD - Bulk