- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98081 > SII3512ECTU128 PCI BUS CONTROLLER, PQFP128 PDF資料下載
參數(shù)資料
| 型號： | SII3512ECTU128 |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP128 |
| 封裝： | LEAD FREE, TQFP-128 |
| 文件頁數(shù)： | 81/132頁 |
| 文件大?。?/td> | 3011K |
| 代理商： | SII3512ECTU128 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當(dāng)前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
SiI3512 PCI to Serial ATA Controller
Data Sheet
Silicon Image, Inc.
44
2007-2010 Silicon Image, Inc. All rights reserved.
DS-0102-D01
CONFIDENTIAL
Internal Register Space – Base Address 1
These registers are 32 bits wide and define the internal operation of the SiI3512 controller. The access types are defined
as follows: R=read, W=write, and C=clearable by some write operation. Access to this register is through the PCI I/O
space.
Table 18. SiI3512 Internal Register Space – Base Address 1
Address
Offset
Register Name
Access
Type
31
16
15
00
0x00
Reserved
IDE0 TF Device
Control Auxiliary
Status
Reserved
R/W
IDE0 Task File Register 2
Address Offset: 0x00
Access Type: Read/Write
Reset Value: 0x0000_0000
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
Reserved
IDE0 Task File Device Control
IDE0 Task File Auxiliary Status
Reserved
This register defines one of the IDE Channel #0 Task File registers in the SiI3512 device. The register bits are also
mapped to Base Address 5, Offset 0x88. See IDE0 Task File Register 2 section on page 64 for bit definitions.
Internal Register Space – Base Address 2
These registers are 32 bits wide and define the internal operation of the SiI3512 controller. The access types are defined
as follows: R=read, W=write, and C=clearable by some write operation. Access to this register is through the PCI I/O
space.
Table 19. SiI3512 Internal Register Space – Base Address 2
Address
Offset
Register Name
Access
Type
31
16
15
00
0x00
IDE1 TF Starting
Sector Number
IDE1 TF Sector
Count
IDE1 TF Features
IDE1 TF Error
IDE1 TF Data
R/W
0x04
IDE1 TF
Command+Status
IDE1 TF
Device+Head
IDE1 TF Cylinder
High
IDE1 TF Cylinder
Low
R/W
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SII3531ACNU | PCI BUS CONTROLLER, QCC48 |
| SIO10N268-NU | MULTIFUNCTION PERIPHERAL, PQFP128 |
| SIS300 | GRAPHICS PROCESSOR, PBGA365 |
| SK12430PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SK12439PJ | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SII3531 | 制造商:SILICONIMAGE 制造商全稱:SILICONIMAGE 功能描述:SteelVine⑩ Host Controller |
| SII3531A | 制造商:SILICONIMAGE 制造商全稱:SILICONIMAGE 功能描述:PCI Express to Serial ATA Controller |
| SII3531ACNU | 制造商:Silicon Image Inc 功能描述:PCI Express to Serial ATA Controller 48-Pin QFN EP |
| SII3611 | 制造商:SILICONIMAGE 制造商全稱:SILICONIMAGE 功能描述:SATALink Device Bridge |
| SII3611CT80-1.5 | 制造商:SILICON IMAGE 功能描述:3611CT80-1.5 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。