- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1956 > MSC8103VT1200F (Freescale Semiconductor)IC DSP 16BIT 300MHZ 332-FCPBGA PDF資料下載
參數(shù)資料
| 型號： | MSC8103VT1200F |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 45/104頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 16BIT 300MHZ 332-FCPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | StarCore |
| 類型： | SC140 內(nèi)核 |
| 接口： | 通信處理器模塊（CPM） |
| 時(shí)鐘速率： | 300MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 512kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.60V |
| 工作溫度： | -40°C ~ 75°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 332-BFBGA，F(xiàn)CPBGA |
| 供應(yīng)商設(shè)備封裝： | 332-FCBGA（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當(dāng)前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
Clock Configuration
MSC8103 Network Digital Signal Processor, Rev. 12
Freescale Semiconductor
2-5
2.5.2.1 System Clock Control Register
SCCR is memory-mapped into the SIU register map of the MSC8103.
2.5.2.2 System Clock Mode Register
SCMR is a read-only register that is updated during power-on reset (PORESET) and provides the mode control
signals to the PLLs, DLL, and clock logic. This register reflects the currently defined configuration settings. For
details of the available setting options, see AN2306/D.
Bit
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
—
Type
Reserved
Reset
—
Bit
1617
1819
2021
2223
2425
262728293031
—
CLKODIS
—DFBRG
Type
Reserved
R/W
Reserved
R/W
Reset
—
0
—
0
1
Figure 2-2.
System Clock Control Register (SCCR)—0x10C80
Table 2-7.
SCCR Bit Descriptions
Name
Bit No.
Defaults
Description
Settings
PORESET
Hard Reset
—
0–26
—
Reserved. Write to 0 fro future compatibility.
CLKODIS
27
0
Unaffected
CLKOUT Disable
Disables the CLKOUT signal. The value of
CLKOUT when disabled is indeterminate (can be 1
or 0).
0
CLKOUT enabled (default)
1
CLKOUT disabled
—
28–29
—
Reserved. Write to 0 fro future compatibility.
DFBRG
30–31
01
Unaffected
Division Factor for the BRG Clock Defines the
BRGCLK frequency. Changing this value does not
result in a loss of lock condition.
00
Divide by 4
01
Divide by 16 (default value)
10
Divide by 64
11
Divide by 256
Bit
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
COREPDF
COREMF
BUSDF
CPMDF
Type
R
Reset
—
Bit
1617
1819
2021
2223
2425
262728293031
SPLLPDF
SPLLMF
—
DLLDIS
—
COREDF
Type
R
Reset
—
Figure 2-3.
System Clock Mode Register (SCMR)—0x10C88
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MSC8112TVT2400V | DSP DUAL CORE 431-FCPBGA |
| MSC8113TVT4800V | DSP TRI-CORE 431-FCPBGA |
| MSC8122MP8000 | DSP 16BIT 500MHZ MULTI 431FCPBGA |
| MSC8144VT800A | IC DSP QUAD 800MHZ 783FCBGA |
| MSC8154SVT1000B | IC PROCESSOR QUAD DGTL 783FCPBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MSC81058 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:RF & MICROWAVE TRANSISTORS GENERAL PURPOSE AMPLIFIER APPLICATIONS |
| MSC81090 | 制造商:ASI 制造商全稱:ASI 功能描述:NPN SILICON RF POWER TRANSISTOR |
| MSC81111 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:RF & MICROWAVE TRANSISTORS GENERAL PURPOSE AMPLIFIER APPLICATIONS |
| MSC81118 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:RF & MICROWAVE TRANSISTORS GENERAL PURPOSE AMPLIFIER APPLICATIONS |
| MSC8112 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Dual Core Digital Signal Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。