參數(shù)資料
型號: L80600
英文描述: L80600 10/100/1000 Mbits/s Ethernet PHY technical manual 3/01
中文描述: L80600 10/100/1000 Mbits /秒以太網(wǎng)PHY技術(shù)手冊3月1日
文件頁數(shù): 129/192頁
文件大?。?/td> 1344K
代理商: L80600
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁當(dāng)前第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
System Design Implementation Consideration
6-15
6.9.1 10 Mbits/s VOD
IEEE 802.3 specification, Clause 14, requires that the 10 Mbits/s output
levels be within the following limits:
VOD = 2.2 to 2.8 V peak-differential, when terminated by a 100
resistor
directly at the RJ-45 outputs. The L80600 10 Mbit/s output level is
typically 1.58 V peak-differential.
IEEE 802.3 specification, Clause 14, requires that a 10 Mbit/s PHY
should be able to correctly receive signal levels on Vin = 585 mV
peak-differential. It also requires that any signal that is less than 300 mV
peak-differential should be rejected by the PHY. The L80600 VOD level
of 1.58 V peak-differential is received at the link partner with magnitudes
exceeding Vin = 585 mV peak-differential for cables up to 150 meters of
CAT3 or CAT5 cables.
In 10 Mbit/s mode, the L80600 can receive and transmit up to
187 meters using CAT5 cable and up to 150 meters using CAT3 cable.
There is no system level impact on the receive ability of the link partner
due to the reduced levels of VOD transmitted by the L80600.
There are no plans to change the 10 Mbit/s VOD levels.
6.9.2 Asymmetrical Pause
IEEE 802.3ab has assigned bit 11 in register 0x04 to indicate
Asymmetrical Pause capability. In the L80600 this bit is a read only bit
with a default value of zero.
Asymmetrical Pause capability can be advertised by writing the PHY
software registers as follows through the MDIO interface:
Write to register 0x16 the value 0x0D
Write to register 0x1E the value 0x8084
Write to register 0x1D the value 0x0001
The order of the writes is important. Register 0x1E is a pointer to the
internal expanded addresses. Register 0x1D contains the data to be
written to or read from the internal address pointed by register 0x1E.The
contents of register 0x1E automatically increments after each read or
write to register 0x1D. Therefore, if one wants to confirm that the data
相關(guān)PDF資料
PDF描述
L811-1X1T-03 1port.None LEDs.low profile RJ45 10/100Base-TX
L82-510 Logic IC
L82-511 Logic IC
L82-512 Logic IC
L82-513 Logic IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
L807EF 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R1 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R2 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R3 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R4 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state