- 您現在的位置：買賣IC網 > PDF目錄2000 > IDTSSTE32882KA1AKG (IDT, Integrated Device Technology Inc)IC REGISTERING CLK DRIVER 176BGA PDF資料下載
參數資料
| 型號： | IDTSSTE32882KA1AKG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數： | 30/75頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC REGISTERING CLK DRIVER 176BGA |
| 標準包裝： | 170 |
| 類型： | 時鐘緩沖器/驅動器，多路復用器 |
| PLL： | 是 |
| 主要目的： | 存儲器，DDR3，RDIMM |
| 輸入： | CMOS |
| 輸出： | CMOS |
| 電路數： | 1 |
| 比率 - 輸入:輸出： | 5:60 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 810MHz |
| 電源電壓： | 1.282 V ~ 1.575 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 176-TFBGA |
| 供應商設備封裝： | 176-CABGA（13.5x8） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
1.25V/1.35V/1.5V REGISTERING CLOCK DRIVER WITH PARITY TEST AND QUAD CHIP SELECT
36
SSTE32882KA1
7314/8
THE INFORMATION IN THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE
SSTE32882KA1
1.25V/1.35V/1.5V REGISTERING CLOCK DRIVER WITH PARITY TEST AND QUAD CHIP SELECT
COMMERCIAL TEMPERATURE RANGE
Clock Driver Characteristics at Test Frequency (frequency band 2)
Symbol
Parameter
Conditions
Min.
Max.
Unit
tJIT(CC)
Cycle-to-cycle period jitter
0
160
ps
tSTAB
Stabilization time
15
us
tCKSK
Total Clock Output skew1
1
This skew represents the absolute output clock skew and contains the pad skew and package skew.
100
ps
Fractional Clock Output skew2
2
This skew represents the absolute output clock skew and contains the pad skew and package skew (see “Clock Output (Yn)
Skew”). This parameter is specified for the clock pairs on each side of the register independently. The skew is applicable to the
left side of the clock pair between Y0/Y0 and Y2/Y2, as well as the right side of the clock pair between Y1/Y1 and Y3/Y3.
TBD
tJIT(PER)
Yn Clock Period jitter
-160
160
ps
tJIT(HPER)
Half period jitter
-200
200
ps
tQSK13
3
This skew represents the absolute Qn skew compared to the output clock Yn, and contains the register pad skew, clock skew,
and package routing skew (see “Qn Output Skew for Standard 1/2 Clock Pre-Launch”). The output clock jitter is not included in
this skew. This parameter applies to each side of the register independently. The Qn output can either be early or late.
Qn Output to clock tolerance (Standard
1/2-Clock Pre-Launch)
Output Inversion
Enabled
-100
TBD
ps
tQSK1SSO4
4
This skew represents the absolute Qn skew compared to the output clock Yn, and contains the register pad skew, clock skew,
and package routing skew. The output clock jitter is not included in this skew. This parameter applies to each side of the register
independently. This parameter includes the skew related to Simultaneous Switching Noise (SSO). The Qn output can either be
early or late.
Output Inversion
Disabled
-100
TBD
tQSK25
5
This skew represents the absolute Qn skew compared to the output clock Yn, and contains the register pad skew, clock skew,
and package routing skew (see “Qn Output Skew for Standard 3/4 Clock Pre-Launch”). The output clock jitter is not included in
this skew. This parameter applies to each side of the register independently. The Qn output can either be early or late.
Output clock tolerance (3/4 Clock Pre-Launch)
Output Inversion
Enabled
-100
TBD
ps
tQSK2SSO6
6
This skew represents the absolute Qn skew compared to the output clock Yn, and contains the register pad skew, clock skew,
and package routing skew. The output clock jitter is not included in this skew. This parameter applies to each side of the register
independently. This parameter includes the skew related to Simultaneous Switching Noise (SSO). The Qn output can either be
early or late.
Output Inversion
Disabled
-100
TBD
tDYNOFF
Maximum re-driven dynamic clock offset7
7 The re-driven clock signal is ideally centered in the address/control signal eye. This parameter describes the dynamic deviation
from this ideal position including jitter and dynamic phase offset.
-500
500
ps
相關PDF資料 |
PDF描述 |
|---|---|
| ISD1750SYR | IC VOICE REC/PLAY 50SEC 28-SOIC |
| ISD5008EYI | IC VOICE REC/PLAY 4-8MIN 28-TSOP |
| ISL12008IB8Z | IC RTC I2C LO-POWER 8-SOIC |
| ISL12020MIRZ-T7A | IC RTC/CALENDAR TEMP SNSR 20DFN |
| ISL12022IBZ-T7A | IC RTC/CALENDAR TEMP SNSR 8SOIC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDTSSTE32882KA1AKG8 | 制造商:Integrated Device Technology Inc 功能描述:IC REGISTERING CLK DRIVER 176BGA |
| IDTSSTUB32866BHLF | 功能描述:IC BUFFER 25BIT CONF REG 96LFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 特色產品:NXP - I2C Interface 標準包裝:1 系列:- 應用:2 通道 I²C 多路復用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1 |
| IDTSSTUB32S869AHLF | 功能描述:IC REGISTERED BUFFER 150-TFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 信號緩沖器，中繼器，分配器 系列:- 標準包裝:160 系列:- 類型:轉發(fā)器 Tx/Rx類型:以太網 延遲時間:- 電容 - 輸入:- 電源電壓:2.37 V ~ 2.63 V 電流 - 電源:60mA 安裝類型:表面貼裝 封裝/外殼:64-TQFP 裸露焊盤 供應商設備封裝:64-TQFP-EP（10x10） 包裝:托盤 其它名稱:Q5134101 |
| IDTSSTUB32S869AHLFT | 功能描述:IC REGISTERED BUFFER 150-TFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 信號緩沖器，中繼器，分配器 系列:- 標準包裝:160 系列:- 類型:轉發(fā)器 Tx/Rx類型:以太網 延遲時間:- 電容 - 輸入:- 電源電壓:2.37 V ~ 2.63 V 電流 - 電源:60mA 安裝類型:表面貼裝 封裝/外殼:64-TQFP 裸露焊盤 供應商設備封裝:64-TQFP-EP（10x10） 包裝:托盤 其它名稱:Q5134101 |
| IDTSSTVF16857AGLF | 功能描述:IC DDR REGISTER 48-TSSOP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標準包裝:3,000 系列:- 應用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應商設備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
發(fā)布緊急采購，3分鐘左右您將得到回復。