- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370782 > HYB18T512160AF (INFINEON TECHNOLOGIES AG) 512-Mbit DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | HYB18T512160AF |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 512-Mbit DDR2 SDRAM |
| 中文描述： | 512兆位DDR2 SDRAM的 |
| 文件頁數(shù)： | 95/117頁 |
| 文件大?。?/td> | 2102K |
| 代理商： | HYB18T512160AF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當(dāng)前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
Data Sheet
95
Rev. 1.3, 2005-01
09112003-SDM9-IQ3P
HYB18T512[40/80/16]0AF–[3/3S/3.7/5]
512-Mbit DDR2 SDRAM
Currents Measurement Specifications and Conditions
6.1
For testing the
I
DD
parameters, the following timing parameters are used:
I
DD
Test Conditions
Table 48
Parameter
I
DD
Measurement Test Conditions for DDR2–667C and DDR2–667D
Symbol
–3
DDR2–667C 4–4–4 DDR2–667D 5–5–5
4
3
12
57
–3S
Unit
Note
CAS Latency
Clock Cycle Time
Active to Read or Write delay
Active to Active / Auto-Refresh
command period
Active bank A to Active bank B
command delay
CL
(IDD)
t
CK(IDD)
t
RCD(IDD)
t
RC(IDD)
5
3
15
60
t
CK
ns
ns
ns
t
RRD(IDD)
t
RRD(IDD)
t
RAS.MIN(IDD)
t
RAS.MAX(IDD)
t
RP(IDD)
t
RFC(IDD)
7.5
10
45
70000
12
75
7.5
10
45
70000
15
75
ns
ns
ns
ns
ns
ns
1)
1)
×
4 &
×
8 (1 kB page size)
2)
×
16 (2 kB page size); not on 256M component
2)
Active to Precharge Command
Precharge Command Period
Auto-Refresh to Active / Auto-Refresh
command period
Auto-Refresh to Active / Auto-Refresh
command period
Average periodic Refresh interval
t
RFC(IDD)
105
105
ns
t
REFI
7.8
7.8
μ
s
Table 49
Parameter
I
DD
Measurement Test Condition for DDR2–533C and DDR2–400B
Symbol
–3.7
DDR2–533C 4–4–4 DDR2–400B 3–3–3
4
3.75
15
60
–5
Unit
Note
CAS Latency
Clock Cycle Time
Active to Read or Write delay
Active to Active / Auto-Refresh
command period
Active bank A to Active bank B
command delay
CL
(IDD)
t
CK(IDD)
t
RCD(IDD)
t
RC(IDD)
3
5
15
55
t
CK
ns
ns
ns
t
RRD(IDD)
7.5
10
45
70000
15
105
7.5
10
40
70000
15
105
ns
ns
ns
ns
ns
ns
1)
1)
×
4 &
×
8 (1 kB page size)
2)
×
16 (2 kB page size); not on 256M component
2)
Active to Precharge Command
t
RAS.MIN(IDD)
t
RAS.MAX(IDD)
t
RP(IDD)
t
RFC(IDD)
Precharge Command Period
Auto-Refresh to Active / Auto-
Refresh command period
Average periodic Refresh interval
t
REFI
7.8
7.8
μ
s
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB18T512160AF-3 | 512-Mbit DDR2 SDRAM |
| HYB18T512160AF-3.7 | 512-Mbit DDR2 SDRAM |
| HYB18T512160AF-3S | 512-Mbit DDR2 SDRAM |
| HYB18T512400AF-3 | 512-Mbit DDR2 SDRAM |
| HYB18T512400AF-3S | 512-Mbit DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB18T512161BF-25 | 制造商:Qimonda 功能描述:SDRAM, DDR, 32M x 16, 84 Pin, Plastic, BGA |
| HYB18T512400AF-5 | 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA |
| HYB18T512400BF-3S | 制造商:Qimonda 功能描述: |
| HYB18T512800AF-3S | 制造商:Qimonda 功能描述: 制造商:Infineon Technologies AG 功能描述:32M X 16 DDR DRAM, 0.45 ns, PBGA84 |
| HYB18T512800BF-2.5 | 功能描述:IC DDR2 SDRAM 512MBIT 60TFBGA RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:60 系列:- 格式 - 存儲器:EEPROMs - 串行 存儲器類型:EEPROM 存儲容量:16K (2K x 8) 速度:2MHz 接口:SPI 3 線串行 電源電壓:2.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:8-PDIP 包裝:管件 產(chǎn)品目錄頁面:1449 (CN2011-ZH PDF) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。