參數(shù)資料
型號(hào): HYB18T512160AF
廠商: INFINEON TECHNOLOGIES AG
英文描述: 512-Mbit DDR2 SDRAM
中文描述: 512兆位DDR2 SDRAM的
文件頁(yè)數(shù): 101/117頁(yè)
文件大?。?/td> 2102K
代理商: HYB18T512160AF
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)當(dāng)前第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)
Data Sheet
101
Rev. 1.3, 2005-01
09112003-SDM9-IQ3P
HYB18T512[40/80/16]0AF–[3/3S/3.7/5]
512-Mbit DDR2 SDRAM
Electrical Characteristics
Table 54
Parameter
Timing Parameter by Speed Grade - DDR2-400B & DDR2-533C
Symbol
DDR2–533C
Min.
DDR2–400B
Min.
Unit Note
1)2)3)4)5)
6)
Max.
Max.
DQ output access time from CK /
CK
CAS A to CAS B command period
t
CCD
CK, CK high-level width
CKE minimum high and low pulse
width
CK, CK low-level width
Auto-Precharge write recovery +
precharge time
Minimum time clocks remain ON
after CKE asynchronously drops
LOW
DQ and DM input hold time
(differential data strobe)
DQ and DM input hold time (single
ended data strobe)
DQ and DM input pulse width (each
input)
DQS output access time from CK /
CK
DQS input low (high) pulse width
(write cycle)
DQS-DQ skew (for DQS &
associated DQ signals)
Write command to 1st DQS
latching transition
DQ and DM input setup time
(differential data strobe)
DQ and DM input setup time
(single ended data strobe)
DQS falling edge hold time from
CK (write cycle)
DQS falling edge to CK setup time
(write cycle)
Clock half period
Data-out high-impedance time
from CK / CK
Address and control input hold time
t
IH
(base)
Address and control input pulse
width
(each input)
t
AC
–500
+500
–600
+
600
ps
2
0.45
3
0.55
2
0.45
3
0.55
t
CK
t
CK
t
CK
t
CH
t
CKE
t
CL
t
DAL
0.45
WR +
t
RP
0.55
0.45
WR +
t
RP
0.55
t
CK
t
CK
7)
t
DELAY
t
IS
+
t
CK
+
t
IH
––
t
IS
+
t
CK
+
t
IH
ns
8)
t
DH
(base)
225
––
275
––
ps
9)
t
DH1
(base) –25
25
ps
9)
t
DIPW
0.35
0.35
t
CK
t
DQSCK
–450
+
450
–500
+
500
ps
t
DQSL,H
0.35
0.35
t
CK
t
DQSQ
300
350
ps
10)
t
DQSS
WL – 0.25
WL + 0.25
WL – 0.25
WL + 0.25
t
CK
t
DS
(base)
100
150
ps
9)
t
DS1
(base) –25
25
ps
9)
t
DSH
0.2
0.2
t
CK
t
DSS
0.2
0.2
t
CK
t
HP
t
HZ
MIN. (
t
CL,
t
CH
)
MIN. (
t
CL,
t
CH
)
11)
t
AC.MAX
t
AC.MAX
ps
12)
375
0.6
475
0.6
ps
t
CK
9)
t
IPW
相關(guān)PDF資料
PDF描述
HYB18T512160AF-3 512-Mbit DDR2 SDRAM
HYB18T512160AF-3.7 512-Mbit DDR2 SDRAM
HYB18T512160AF-3S 512-Mbit DDR2 SDRAM
HYB18T512400AF-3 512-Mbit DDR2 SDRAM
HYB18T512400AF-3S 512-Mbit DDR2 SDRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HYB18T512161BF-25 制造商:Qimonda 功能描述:SDRAM, DDR, 32M x 16, 84 Pin, Plastic, BGA
HYB18T512400AF-5 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA
HYB18T512400BF-3S 制造商:Qimonda 功能描述:
HYB18T512800AF-3S 制造商:Qimonda 功能描述: 制造商:Infineon Technologies AG 功能描述:32M X 16 DDR DRAM, 0.45 ns, PBGA84
HYB18T512800BF-2.5 功能描述:IC DDR2 SDRAM 512MBIT 60TFBGA RoHS:是 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:60 系列:- 格式 - 存儲(chǔ)器:EEPROMs - 串行 存儲(chǔ)器類型:EEPROM 存儲(chǔ)容量:16K (2K x 8) 速度:2MHz 接口:SPI 3 線串行 電源電壓:2.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-DIP(0.300",7.62mm) 供應(yīng)商設(shè)備封裝:8-PDIP 包裝:管件 產(chǎn)品目錄頁(yè)面:1449 (CN2011-ZH PDF)