- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄224000 > HYB18T1G800C4F-3 (QIMONDA AG) 128M X 8 DDR DRAM, 0.45 ns, PBGA60 PDF資料下載
參數(shù)資料
| 型號： | HYB18T1G800C4F-3 |
| 廠商： | QIMONDA AG |
| 元件分類： | DRAM |
| 英文描述： | 128M X 8 DDR DRAM, 0.45 ns, PBGA60 |
| 封裝： | GREEN, PLASTIC, TFBGA-60 |
| 文件頁數(shù)： | 36/58頁 |
| 文件大?。?/td> | 1898K |
| 代理商： | HYB18T1G800C4F-3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
HYB18T1G[40/80/16]0C4F
1-Gbit Double-Data-Rate-Two SDRAM
Internet Data Sheet
Rev. 1.01, 2008-11
41
04212008-66HT-ZLFE
7.2
Component AC Timing Parameters
TABLE 37
DRAM Component Timing Parameter by Speed Grade – DDR2–800 and DDR2–667
Parameter
Symbol
DDR2–800
DDR2–667
Unit
Min.
Max.
Min.
Max.
DQ output access time from CK / CK
t
AC
–400
+400
–450
+450
ps
CAS to CAS command delay
t
CCD
2—
nCK
Average clock high pulse width
t
CH.AVG
0.48
0.52
0.48
0.52
t
CK.AVG
Average clock period
t
CK.AVG
2500
8000
3000
8000
ps
CKE minimum pulse width ( high and
low pulse width)
t
CKE
3—
nCK
Average clock low pulse width
t
CL.AVG
0.48
0.52
0.48
0.52
t
CK.AVG
Auto-Precharge write recovery +
precharge time
t
DAL
WR +
t
nRP
—WR +
t
nRP
—nCK
Minimum time clocks remain ON after
CKE asynchronously drops LOW
t
DELAY
t
IS + tCK .AVG
+
t
IH
––
t
IS +
t
CK .AVG + tIH
––
ns
DQ and DM input hold time
t
DH.BASE
125
––
175
––
ps
DQ and DM input pulse width for each
input
t
DIPW
0.35
—
0.35
—
t
CK.AVG
DQS output access time from CK / CK
t
DQSCK
–350
+350
–400
+400
ps
DQS input high pulse width
t
DQSH
0.35
—
0.35
—
t
CK.AVG
DQS input low pulse width
t
DQSL
0.35
—
0.35
—
t
CK.AVG
DQS-DQ skew for DQS & associated
DQ signals
t
DQSQ
—
200
—
240
ps
DQS latching rising transition to
associated clock edges
t
DQSS
– 0.25
+ 0.25
– 0.25
+ 0.25
t
CK.AVG
DQ and DM input setup time
t
DS.BASE
50
––
100
––
ps
DQS falling edge hold time from CK
t
DSH
0.2
—
0.2
—
t
CK.AVG
DQS falling edge to CK setup time
t
DSS
0.2
—
0.2
—
t
CK.AVG
Four Activate Window for 1KB page
size products
t
FAW
35
—
37.5
—
ns
Four Activate Window for 2KB page
size products
t
FAW
45
—
50
—
ns
CK half pulse width
t
HP
Min(
t
CH.ABS,
t
CL.ABS)
__
Min(
t
CH.ABS,
t
CL.ABS)
__
ps
Data-out high-impedance time from
CK / CK
t
HZ
—
t
AC.MAX
—
t
AC.MAX
ps
Address and control input hold time
t
IH.BASE
250
—
275
—
ps
Control & address input pulse width
for each input
t
IPW
0.6
—
0.6
—
t
CK.AVG
Address and control input setup time
t
IS.BASE
175
—
200
—
ps
相關PDF資料 |
PDF描述 |
|---|---|
| HYB3165800AJ-40 | 8M X 8 FAST PAGE DRAM, 40 ns, PDSO32 |
| HYB39S64400AT-8 | 16M X 4 SYNCHRONOUS DRAM, 6 ns, PDSO54 |
| HYC532410-50 | 4M X 32 MULTI DEVICE DRAM CARD, 50 ns, XMA88 |
| HYE18M256320CF-7.5 | 8M X 32 DDR DRAM, 6 ns, PBGA90 |
| HYM564124AR-60 | 1M X 64 EDO DRAM MODULE, DMA168 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HYB18T256400AF-3.7 | 制造商:Infineon Technologies AG 功能描述:64M X 4 DDR DRAM, 0.5 ns, PBGA60 |
| HYB18T256400AF-5 | 制造商:Infineon Technologies AG 功能描述:SDRAM, DDR, 64M x 4, 60 Pin, Plastic, BGA |
| HYB18T256800AF-5 | 制造商:Infineon Technologies AG 功能描述: |
| HYB18T512161BF-25 | 制造商:Qimonda 功能描述:SDRAM, DDR, 32M x 16, 84 Pin, Plastic, BGA |
| HYB18T512400AF-5 | 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。