- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370261 > FW82815 Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | FW82815 |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 32/172頁 |
| 文件大?。?/td> | 795K |
| 代理商： | FW82815 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
82815 GMCH
R
32
Datasheet
2.8.
Power Signals
Signal Name
Type
Description
V1.8
Power
Core Power (1.85V)
VDDQ
Power
AGP I/O and Display Cache Buffer Supply Power
VSUS3.3
Power
System Memory Buffer Power (Separate 3.3V power plane for power down modes)
VCCDA
Power
Display Power Signal (Connect to an isolated 1.85V plane with VCCDACA1 and
VCCDACA2)
VCCDACA1
Power
Display Power Signal
VCCBA
Power
AGP/Hub I/F Power (1.85V)
VCCDACA2
Power
Display Power Signal
VCCDPLL
Power
System Memory PLL Power (1.85V)
VSSDA
Power
Display Ground Signal
VSSDACA
Power
Display Ground Signal
VSS
Power
Core Ground
VSSDPLL
Power
System Memory PLL Ground
VSSBA
Power
AGP/Hub I/F Ground
2.9.
Clock Signals
Signal Name
Type
Description
HCLK
I
CMOS
Host Clock Input.
Clock used on the host interface. Externally generated
66/100/133 MHz clock.
SCLK
I
CMOS
System Memory Clock.
Clock used on the output buffers of system memory.
Externally generated 100/133 MHz clock.
LTCLK[1:0]
O
CMOS
Display Cache Transmit Clocks.
LTCLK[1:0] are internally generated display
cache clocks used to clock the input buffers of the SDRAM devices.
LOCLK
O
CMOS
Output Clock.
LOCLK is an internally generated clock used to drive LRCLK.
LRCLK
I
CMOS
Receive Clock.
LRCLK is a display cache clock used to clock the input buffers of
the GMCH.
DCLKREF
I
CMOS
Display Interface Clock.
DCLKREF is a 48 MHz clock generated by an external
clock synthesizer to the GMCH.
HLCLK
I
CMOS
Hub Interface Clock.
66 MHz hub interface clock generated by an external clock
synthesizer.
RESET#
I
Global Reset.
Driven by the I/O Controller Hub when PCIRST# is active.
相關PDF資料 |
PDF描述 |
|---|---|
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
| FWA-45A21F | Fuse |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| FW82815 S L5NQ | 制造商:Intel 功能描述:Graphics and Memory Controller Hub 544-Pin BGA |
| FW82815EM S L4MP | 制造商:Intel 功能描述:GRAPHICS AND MEMORY CONTROLLER HUB (GMCH2-M) |
| FW82815SL5NQ | 制造商:Intel 功能描述: |
| FW828201CA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
| FW82840 S L3TA | 制造商:Intel 功能描述:Memory Controller Hub 544-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。