- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384042 > UPD30181AYF1-131-GA3 (NEC Corp.) 64-/32-BIT MICROPROCESSOR PDF資料下載
參數(shù)資料
| 型號： | UPD30181AYF1-131-GA3 |
| 廠商： | NEC Corp. |
| 英文描述： | 64-/32-BIT MICROPROCESSOR |
| 中文描述： | 64-/32-BIT微處理器 |
| 文件頁數(shù)： | 47/72頁 |
| 文件大?。?/td> | 447K |
| 代理商： | UPD30181AYF1-131-GA3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Data Sheet U16277EJ1V0DS
47
μ
PD30181A, 30181AY
(4) SDRAM, SyncFlash interface (MCU) parameters
Parameter
Symbol
Conditions
MIN.
MAX.
Unit
SDCLK frequency
f
SDCLK
65.55
MHz
SDCLK cycle
t
SDCLK
15.26
ns
SDCLK high-level width
t
SDCH
3.5
ns
SDCLK low-level width
t
SDCL
3.5
ns
Output delay time (from SDCLK
↑
)
t
SDDP
1.5
11.7
ns
Data setup time
t
SDS
6.2
ns
Data hold time
t
SDH
2.9
ns
SDCLK
(output)
A(14:11), SA10, A(9:0)
(output)
D(31:0)
(write)
D(31:0)
(read)
CKE(1:0), SDCS(3:0)#,
DQM(3:0), RAS#,
CAS#, WE#
(output)
t
SDS
t
SDH
Hi-Z
Hi-Z
t
SDCLK
t
SDCL
t
SDCH
t
SDDP
Remark
The circles indicate the sampling timing.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD30181AYF1-131-GA3-A | 64-/32-BIT MICROPROCESSOR |
| UPD30181GM-66-8ED | 64-/32-Bit Microprocessor |
| UPD3570 | UPD3570 2560-BIT CCD LINEAR IMAGE SENSOR |
| UPD3570D | UPD3570 2560-BIT CCD LINEAR IMAGE SENSOR |
| UPD3571 | 5000 BIT CCD LINEAR IMAGE SENSOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD30181AYF1-131-GA3-A | 制造商:Renesas 功能描述:MPU VR4181A RISC 32-Bit/64-Bit 0.25um 131MHz 3.3V 240-Pin FBGA |
| UPD30181GM-66-8ED | 制造商:NEC 制造商全稱:NEC 功能描述:64-/32-Bit Microprocessor |
| UPD30200 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:VR4300(TM).VR4305(TM).VR4310(TM) User＇s Manual | User＇s Manual[08/2000] |
| UPD30200GD-100MBB | 制造商:NEC Electronics Corporation 功能描述: |
| UPD30200GD-100-MBB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:64-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。