參數(shù)資料
型號(hào)： M7A3PE600-FFG484I
元件分類： FPGA
英文描述： FPGA, 600000 GATES, PBGA484
封裝： 1 MM PITCH, FBGA-484
文件頁數(shù)： 28/168頁
文件大?。?/td> 1335K
代理商： M7A3PE600-FFG484I
ProASIC3E Flash Family FPGAs
A d v an c ed v0 . 5
3-55
Output Enable Register
Timing Characteristics
Figure 3-28 Output Enable Register Timing Diagram
50%
Preset
Clear
EOUT
CLK
D_Enable
Enable
tOESUE
50%
tOESUD tOEHD
50%
t
OECLKQ
1
0
tOEHE
t
OERECPRE
tOEREMPRE
tOERECCLR
tOEREMCLR
tOEWCLR
t
OEWPRE
tOEPRE2Q
tOECLR2Q
t
OECKMPWH tOECKMPWL
50%
Table 3-84 Output Enable Register Propagation Delays
Commercial-Case Conditions: TJ = 70°C, Worst Case VCC = 1.425 V
Parameter
Description
–2
–1
Std.
–F
Units
tOECLKQ
Clock-to-Q of the Output Enable Register
0.63
0.71
0.84
1.01
ns
tOESUD
Data Setup time for the Output Enable Register
0.43
0.49
0.57
0.69
ns
tOEHD
Data Hold time for the Output Enable Register
0.00
ns
tOESUE
Enable Setup time for the Output Enable Register
0.43
0.49
0.57
0.69
ns
tOEHE
Enable Hold time for the Output Enable Register
0.00
ns
tOECLR2Q
Asynchronous Clear-to-Q of the Output Enable Register
0.63
0.71
0.84
1.01
ns
tOEPRE2Q
Asynchronous Preset-to-Q of the Output Enable Register
0.45
0.51
0.60
0.72
ns
tOEREMCLR
Asynchronous Clear Removal time for the Output Enable Register
0.00
ns
tOERECCLR
Asynchronous Clear Recovery time for the Output Enable Register
0.22
0.25
0.30
0.36
ns
tOEREMPRE
Asynchronous Preset Removal time for the Output Enable Register
0.00
ns
tOERECPRE
Asynchronous Preset Recovery time for the Output Enable Register
0.22
0.25
0.30
0.36
ns
tOEWCLR
Asynchronous Clear Minimum Pulse Width for the Output Enable Register
0.25
0.28
0.33
0.40
ns
tOEWPRE
Asynchronous Preset Minimum Pulse Width for the Output Enable Register
0.25
0.28
0.33
0.40
ns
tOECKMPWH
Clock Minimum Pulse Width High for the Output Enable Register
0.36
0.41
0.48
0.58
ns
tOECKMPWL
Clock Minimum Pulse Width Low for the Output Enable Register
0.41
0.46
0.54
0.65
ns
Note: For specific junction temperature and voltage-supply levels, refer to Table 3-6 on page 3-4 for derating values.
相關(guān)PDF資料
PDF描述
M7A3PE600-FFGG256I FPGA, 600000 GATES, PBGA256
M7A3PE600-FFGG484I FPGA, 600000 GATES, PBGA484
M7A3PE600-FPQ208I FPGA, 600000 GATES, PQFP208
M7A3PE600-FPQG208I FPGA, 600000 GATES, PQFP208
M7R-R63FAJFREQ CRYSTAL OSCILLATOR, CLOCK, 80.001 MHz - 125 MHz, CMOS/TTL OUTPUT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M7A5 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MEDIUM CURRENT SILICON RECTIFIERS
M7A9 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MEDIUM CURRENT SILICON RECTIFIERS
M7AFS600-1FG256 制造商:Microsemi Corporation 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays
M7AFS600-1FG256ES 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs
M7AFS600-1FG256I 制造商:Microsemi Corporation 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*