t
參數(shù)資料
型號： 5AGXMB3G6F31C6NES
廠商： Altera
文件頁數(shù)： 52/124頁
文件大?。?/td> 0K
描述： IC ARRIA V FPGA 362K 896FBGA
標準包裝： 3
系列： Arria V GX
LAB/CLB數(shù)： 17110
邏輯元件/單元數(shù)： 362730
RAM 位總計： 2148352
輸入/輸出數(shù)： 384
電源電壓： 1.07 V ~ 1.13 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 896-BGA
供應(yīng)商設(shè)備封裝： 896-FBGA（31x31）
其它名稱： 544-2735
Switching Characteristics
Page 31
February 2014
Altera Corporation
Arria V GX, GT, SX, and ST Device Datasheet
tFCOMP
External feedback clock compensation time
—
10
ns
tDYCONFIGCLK
Dynamic configuration clock for mgmt_clk and scanclk
—
100
MHz
tLOCK
Time required to lock from end-of-device configuration or
deassertion of areset
——
1
ms
tDLOCK
Time required to lock dynamically (after switchover or
reconfiguring any non-post-scale counters/delays)
——
1
ms
fCLBW
PLL closed-loop low bandwidth
—
0.3
—
MHz
PLL closed-loop medium bandwidth
—
1.5
—
MHz
PLL closed-loop high bandwidth (8)
—4
—
MHz
tPLL_PSERR
Accuracy of PLL phase shift
—
±50
ps
tARESET
Minimum pulse width on the areset signal
10
—
ns
tINCCJ (4), (5)
Input clock cycle-to-cycle jitter (FREF ≥ 100 MHz)
—
0.15
UI (p-p)
Input clock cycle-to-cycle jitter (FREF < 100 MHz)
—
±750
ps (p-p)
tOUTPJ_DC (6)
Period jitter for dedicated clock output in integer PLL
(FOUT ≥ 100 MHz)
—
175
ps (p-p)
Period jitter for dedicated clock output in integer PLL
(FOUT < 100 MHz)
—
17.5
mUI (p-p)
tFOUTPJ_DC (6)
Period jitter for dedicated clock output in fractional PLL
(FOUT ≥ 100 MHz)
——
250 (10),
175 (11)
ps (p-p)
Period jitter for dedicated clock output in fractional PLL
(FOUT < 100 MHz)
——
mUI (p-p)
tOUTCCJ_DC (6)
Cycle-to-cycle jitter for dedicated clock output in integer
PLL (FOUT ≥ 100 MHz)
—
175
ps (p-p)
Cycle-to-cycle jitter for dedicated clock output in integer
PLL (FOUT <100 MHz)
—
17.5
mUI (p-p)
tFOUTCCJ_DC (6)
Cycle-to-cycle jitter for dedicated clock output in fractional
PLL (FOUT ≥ 100 MHz)
——
250 (10),
175 (11)
ps (p-p)
Cycle-to-cycle jitter for dedicated clock output in fractional
PLL (FOUT <100 MHz)
——
mUI (p-p)
tOUTPJ_IO (6),
Period jitter for clock output on a regular I/O in integer PLL
(FOUT ≥ 100 MHz)
—
600
ps (p-p)
Period jitter for clock output on a regular I/O in integer PLL
(FOUT < 100 MHz)
—
60
mUI (p-p)
tFOUTPJ_IO (6),
Period jitter for clock output on a regular I/O in fractional
PLL (FOUT ≥ 100 MHz)
—
600
ps (p-p)
Period jitter for clock output on a regular I/O in fractional
PLL (FOUT <100 MHz)
—
60
mUI (p-p)
tOUTCCJ_IO (6),
Cycle-to-cycle jitter for clock output on a regular I/O in
integer PLL (FOUT ≥ 100 MHz)
—
600
ps (p-p)
Cycle-to-cycle jitter for clock output on a regular I/O in
integer PLL (FOUT <100 MHz)
—
60
mUI (p-p)
Table 26. PLL Specifications for Arria V Devices (Part 2 of 3)
Symbol
Parameter
Min
Typ
Max
Unit
相關(guān)PDF資料
PDF描述
5CGXFC7D7F31C8NES IC CYCLONE V FPGA 150K 896-FBGA
668-0003-C IC CPU RABBIT2000 30MHZ 100PQFP
668-0011 IC MPU RABIT3000A 55.5MHZ128LQFP
6PAIC3106IRGZRQ1 IC AUDIO CODEC STEREO 48-QFN
70001851 DEVICE SERVER 1PORT SRL-ETHERNET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
5AGXMB3G6F35C6N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria V GX 13688 LABs 544 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
5AGXMB3G6F40C6N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria V GX 13688 LABs 704 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
5AGXMB5G4F35C4N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria V GX 15849 LABs 544 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
5AGXMB5G4F35C5G 功能描述:1152-PIN FBGA 制造商:altera 系列:Arria V GX 零件狀態(tài):在售 LAB/CLB 數(shù):19811 邏輯元件/單元數(shù):420000 總 RAM 位數(shù):23625728 I/O 數(shù):544 電壓 - 電源:1.07 V ~ 1.13 V 工作溫度:0°C ~ 85°C（TJ） 標準包裝:24
5AGXMB5G4F35C5N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria V GX 15849 LABs 544 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*