參數(shù)資料
型號(hào)： UPD703111GM-15-UEU
元件分類： 微控制器/微處理器
英文描述： 32-BIT, 150 MHz, RISC MICROCONTROLLER, PQFP176
封裝： 24 X 24 MM, FINE PITCH, PLASTIC, LQFP-176
文件頁(yè)數(shù)： 113/238頁(yè)
文件大?。?/td> 6598K
代理商： UPD703111GM-15-UEU
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)當(dāng)前第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)
Preliminary User’s Manual U16031EJ2V1UD
20
LIST OF FIGURES (1/6)
Figure No.
Title
Page
3-1
CPU Register Set..........................................................................................................................................69
3-2
CPU Address Space .....................................................................................................................................75
3-3
Images on Address Space............................................................................................................................76
3-4
Memory Map .................................................................................................................................................78
3-5
Recommended Memory Map........................................................................................................................84
4-1
Example When CSC0 Register Is Set to 0803H and CSC1 Register Is Set to 0601H................................119
4-2
Big Endian Addresses Within Word ............................................................................................................125
4-3
Little Endian Addresses Within Word..........................................................................................................125
4-4
Outline of Speculative Read Operation.......................................................................................................148
4-5
BMC Register Switching Timing .................................................................................................................151
4-6
Example of Wait Insertion ...........................................................................................................................157
4-7
Configuration of 8 KB 2-Way Set Associative Instruction Cache ................................................................163
4-8
Memory Map of Internal Instruction RAM....................................................................................................168
5-1
Examples of Connection to SRAM..............................................................................................................184
5-2
SRAM, External ROM, External I/O Access Timing ....................................................................................186
5-3
Examples of Connection to Page ROM ......................................................................................................197
5-4
Example of Control by MA6 to MA3 Bits of PRC Register ..........................................................................198
5-5
Page ROM Access Timing ..........................................................................................................................200
5-6
Example of Connection to SDRAM .............................................................................................................206
5-7
Row Address/Column Address Output .......................................................................................................207
5-8
State Transition of SDRAM Access ............................................................................................................212
5-9
SDRAM Single Read Cycle ........................................................................................................................214
5-10
SDRAM Single Write Cycle.........................................................................................................................220
5-11
SDRAM Access Timing...............................................................................................................................227
5-12
Auto-Refresh Cycle.....................................................................................................................................239
5-13
CBR Refresh Timing (SDRAM)...................................................................................................................240
5-14
Self-Refresh Timing (SDRAM) ....................................................................................................................242
5-15
SDRAM Mode Register Setting Cycle.........................................................................................................244
5-16
SDRAM Register Write Operation Timing...................................................................................................245
6-1
Single Transfer Example 1..........................................................................................................................267
6-2
Single Transfer Example 2..........................................................................................................................267
6-3
Single Transfer Example 3..........................................................................................................................268
6-4
Single Transfer Example 4..........................................................................................................................268
6-5
Single-Step Transfer Example 1 .................................................................................................................269
6-6
Single-Step Transfer Example 2 .................................................................................................................269
6-7
Block Transfer Example..............................................................................................................................270
6-8
Timing of 2-Cycle DMA Transfer (SRAM
→ External I/O)...........................................................................271
6-9
Timing of 2-Cycle DMA Transfer (SDRAM
→ SRAM): Single Transfer Mode
(SRAM Data 1 Wait, SDRAM Latency = 2, BMC Register = 00H, Level Detection Mode)..........................273
6-10
Timing of 2-Cycle DMA Transfer (SRAM
→ SDRAM): Single Transfer Mode
(SRAM Data 1 Wait, BMC Register = 00H, Edge Detection Mode) ...........................................................274
相關(guān)PDF資料
PDF描述
UPD70F3271YGF-JBT-A 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100
UPD70F3261YGF-JBT-A 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100
UPD780031AYCW(A)-XXX 8-BIT, MROM, 8.38 MHz, MICROCONTROLLER, PDIP64
UPD780123GB(A1)-XXX-8ET 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP52
UPD780146GC-XXX-8BT 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD703114 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114A 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114GCA-XXX-8EU 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114GCA-XXX-8EU-A 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114GC-XXX-8EU 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*