參數(shù)資料
型號: TMP89FH42UG
元件分類: 微控制器/微處理器
英文描述: 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP44
封裝: 10 X 10 MM, 0.80 MM PITCH, LEAD FREE, PLASTIC, LQFP-44
文件頁數(shù): 280/317頁
文件大?。?/td> 6434K
代理商: TMP89FH42UG
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁當(dāng)前第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
3. Interrupt Control Circuit
The TMP89FH42 has a total of 25 interrupt sources excluding reset. Interrupts can be nested with priorities. Three
of the internal interrupt sources are non-maskable while the rest are maskable.
Interrupt sources are provided with interrupt latches (IL), which hold interrupt requests, and have independent vector
addresses. When a request for an interrupt is generated, its interrupt latch is set to "1", which requests the CPU to
accept the interrupt. Acceptance of interrupts is enabled or disabled by software using the interrupt master enable flag
(IMF) and individual enable flag (EF) for each interrupt source. If multiple maskable interrupts are generated simul-
taneously, the interrupts are accepted in order of descending priority. The priorities are determined by the interrupt
priority change control register (ILPRS1-ILPRS6) as Levels and determined by the hardware as the basic priorities.
However, there are no prioritized interrupt sources among non-maskable interrupts.
Interrupt sources
Enable condition
Interrupt
latch
Vector Address
(MCU mode)
Basic
priori-
ty
RVCTR=0
enabled
RVCTR=1
enabled
Internal/Ex-
ternal
(Reset)
Non-maskable
-
0xFFFE
-
1
Internal
INTSWI
Non-maskable
-
0xFFFC
0x01FC
2
Internal
INTUNDEF
Non-maskable
-
0xFFFC
0x01FC
2
Internal
INTWDT
Non-maskable
ILL<IL3>
0xFFF8
0x01F8
2
Internal
INTWUC
IMF AND EIRL<EF4> = 1
ILL<IL4>
0xFFF6
0x01F6
5
Internal
INTTBT
IMF AND EIRL<EF5> = 1
ILL<IL5>
0xFFF4
0x01F4
6
Internal
INTRXD0 / INTSIO0
IMF AND EIRL<EF6> = 1
ILL<IL6>
0xFFF2
0x01F2
7
Internal
INTTXD0
IMF AND EIRL<EF7> = 1
ILL<IL7>
0xFFF0
0x01F0
8
External
INT5
IMF AND EIRH<EF8> = 1
ILH<IL8>
0xFFEE
0x01EE
9
Internal
INTVLTD
IMF AND EIRH<EF9> = 1
ILH<IL9>
0xFFEC
0x01EC
10
Internal
INTADC
IMF AND EIRH<EF10> = 1
ILH<IL10>
0xFFEA
0x01EA
11
Internal
INTRTC
IMF AND EIRH<EF11> = 1
ILH<IL11>
0xFFE8
0x01E8
12
Internal
INTTC00
IMF AND EIRH<EF12> = 1
ILH<IL12>
0xFFE6
0x01E6
13
Internal
INTTC01
IMF AND EIRH<EF13> = 1
ILH<IL13>
0xFFE4
0x01E4
14
Internal
INTTCA0
IMF AND EIRH<EF14> = 1
ILH<IL14>
0xFFE2
0x01E2
15
Internal
INTSBI0/INTSIO0
IMF AND EIRH<EF15> = 1
ILH<IL15>
0xFFE0
0x01E0
16
External
INT0
IMF AND EIRE<EF16> = 1
ILE<IL16>
0xFFDE
0x01DE
17
External
INT1
IMF AND EIRE<EF17> = 1
ILE<IL17>
0xFFDC
0x01DC
18
External
INT2
IMF AND EIRE<EF18> = 1
ILE<IL18>
0xFFDA
0x01DA
19
External
INT3
IMF AND EIRE<EF19> = 1
ILE<IL19>
0xFFD8
0x01D8
20
External
INT4
IMF AND EIRE<EF20> = 1
ILE<IL20>
0xFFD6
0x01D6
21
Internal
INTTCA1
IMF AND EIRE<EF21> = 1
ILE<IL21>
0xFFD4
0x01D4
22
Internal
INTRXD1
IMF AND EIRE<EF22> = 1
ILE<IL22>
0xFFD2
0x01D2
23
Internal
INTTXD1
IMF AND EIRE<EF23> = 1
ILE<IL23>
0xFFD0
0x01D0
24
Internal
INTTC02
IMF AND EIRD<EF24> = 1
ILD<IL24>
0xFFCE
0x01CE
25
Internal
INTTC03
IMF AND EIRD<EF25> = 1
ILD<IL25>
0xFFCC
0x01CC
26
-
Note 1: To use the watchdog timer interrupt (INTWDT), clear WDCTR<WDTOUT> to "0" (It is set for the "Reset request" after
reset is released). For details, see "Watchdog Timer".
Note 2: 0xFFFA and 0xFFFB function not as interrupt vectors but as option codes in the serial PROM mode. For details, see
"Serial PROM Mode".
Note 3: Vector address areas can be changed by the SYSCR3<RVCTR> setting. To assign vector address areas to RAM, set
SYSCR3<RVCTR> to "1" and SYSCR3<RAREA> to "1".
Note 4: Do not set SYSCR3<RVCTR> to "0" in the serial PROM mode. If an interrupt is generated with SYSCR3<RVCTR> ="0",
the software refers to the vector area in the BOOTROM and the user cannot use it.
TMP89FH42
Page 49
RA003
相關(guān)PDF資料
PDF描述
TMP91FW60FG MICROCONTROLLER, PQFP100
TMPG06-24A-4 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE
TMPG06-8.2A-23 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE
TMPZ5250LR 20 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AB
TMPZ5233R 6 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMP89FH42UG(JZ) 制造商:Toshiba America Electronic Components 功能描述:MCU 8BIT 16384BYTES FLASH 44LQFP
TMP89FH46 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:8 Bit Microcontroller
TMP89FH46DUG 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems
TMP89FH46LDUG 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems
TMP89FM40NG 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems