- 您現(xiàn)在的位置：買賣IC網 > PDF目錄300033 > TMP89FH42UG 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP44 PDF資料下載
參數(shù)資料
| 型號： | TMP89FH42UG |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP44 |
| 封裝： | 10 X 10 MM, 0.80 MM PITCH, LEAD FREE, PLASTIC, LQFP-44 |
| 文件頁數(shù)： | 227/317頁 |
| 文件大?。?/td> | 6434K |
| 代理商： | TMP89FH42UG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁當前第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
As Master 1 pulls down the SCL pin to the low level at point "a", the SCL line of the bus becomes the low
level. After detecting this situation, Master 2 resets counting a clock pulse in the high level and sets the SCL
pin to the low level.
Master 1 finishes counting a clock pulse in the low level at point "b" and sets the SCL pin to the high level.
Since Master 2 holds the SCL line of the bus at the low level, Master 1 waits for counting a clock pulse in
the high level. After Master 2 sets a clock pulse to the high level at point "c" and detects the SCL line of the
bus at the high level, Master 1 starts counting a clock pulse in the high level. Then, the master, which has
finished the counting a clock pulse in the high level, pulls down the SCL pin to the low level.
The clock pulse on the bus is determined by the master device with the shortest high-level period and the
master device with the longest low-level period from among those master devices connected to the bus.
18.4.5
Master/slave selection
To set a master device, SBI0CR2<MST> should be set to "1".
To set a slave device, SBI0CR2<MST> should be cleared to "0". When a stop condition on the bus or an
arbitration lost is detected, SBI0CR2<MST> is cleared to "0" by the hardware.
18.4.6
Transmitter/receiver selection
To set the device as a transmitter, SBI0CR2<TRX> should be set to "1". To set the device as a receiver,
SBI0CR2<TRX> should be cleared to "0".
For the I2C bus data transfer in the slave mode, SBI0CR2<TRX> is set to "1" by the hardware if the direction
bit (R/W) sent from the master device is "1", and is cleared to "0" if the bit is "0".
In the master mode, after an acknowledge signal is returned from the slave device, SBI0CR2<TRX> is cleared
to "0" by hardware if a transmitted direction bit is "1", and is set to "1" by hardware if it is "0". When an
acknowledge signal is not returned, the current condition is maintained.
When a stop condition on the bus or an arbitration lost is detected, SBI0CR2<TRX> is cleared to "0" by the
hardware. Table 18-3 shows SBI0CR2<TRX> changing conditions in each mode and SBI0CR2<TRX> value
after changing.
Note:When SBI0CR1<NOACK> is "1", the slave address match detection and the GENERAL CALL detection
are disabled, and thus SBI0CR2<TRX> remains unchanged.
Table 18-3 SBI0CR1<TRX> Operation in Each Mode
Mode
Direction bit
Changing condition
TRX after changing
Slave mode
"0"
A received slave address is the
same as the value set to
I2C0AR<SA>
"0"
"1"
Master
mode
"0"
ACK signal is returned
"1"
"0"
When the serial bus interface circuit operates in the free data format, a slave address and a direction bit are not
recognized. They are handled as data just after generating the start condition. SBI0CR2<TRX> is not changed
by the hardware.
18.4.7
Start/stop condition generation
When SBI0SR2<BB> is "0", a slave address and a direction bit which are set to the SBI0DBR are output on
a bus after generating a start condition by writing "1" to SBI0CR2 <MST>, SBI0CR2<TRX>, SBI0CR2<BB>
and SBI0CR2<PIN>. It is necessary to set SBI0CR1<ACK> to "1" before generating the start condition.
TMP89FH42
18. Serial Bus Interface (SBI)
18.4 Functions
Page 286
RA002
相關PDF資料 |
PDF描述 |
|---|---|
| TMP91FW60FG | MICROCONTROLLER, PQFP100 |
| TMPG06-24A-4 | 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE |
| TMPG06-8.2A-23 | 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE |
| TMPZ5250LR | 20 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AB |
| TMPZ5233R | 6 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TMP89FH42UG(JZ) | 制造商:Toshiba America Electronic Components 功能描述:MCU 8BIT 16384BYTES FLASH 44LQFP |
| TMP89FH46 | 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:8 Bit Microcontroller |
| TMP89FH46DUG | 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems |
| TMP89FH46LDUG | 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems |
| TMP89FM40NG | 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems |
發(fā)布緊急采購，3分鐘左右您將得到回復。