參數(shù)資料
型號： SYM53C875
廠商： LSI Corporation
英文描述： PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器)
中文描述： 的PCI -超的SCSI I / O處理器（個(gè)PCI -超的SCSI的I / O處理器）
文件頁數(shù)： 27/243頁
文件大?。?/td> 1362K
代理商： SYM53C875
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁
Functional Description
PCI Cache Mode
SYM53C875/875E Data Manual
2-5
To use one of the configurations mentioned above
in a host adapter board design, put 4.7 K
pull-
down resistors on the MAD pins corresponding to
the available memory space. For example, to con-
nect to a 32 K B external ROM, use pull-downs on
MAD(3) and MAD(2). If the external memory
interface is not used, then no external resistors are
necessary since there are internal pull-ups on the
MAD bus. T he internal pull-up resistors are dis-
abled when external pull-down resistors are
detected, to reduce current drain.
T he SYM53C875 allows the system to determine
the size of the available external memory using the
Expansion ROM Base Address register in PCI
configuration space. For more information on how
this works, refer to the PCI specification or the
Expansion ROM Base Address register description
in Chapter 3.
MAD(0) is the slow ROM pin. When pulled down,
it enables two extra clock cycles of data access time
to allow use of slower memory devices. T he exter-
nal memory interface also supports updates to
flash memory. T he 12 volt power supply for flash
memory, V
PP
, is enabled and disabled with the
GPIO4 pin and the GPIO4 control bit. For more
information on the GPIO4 pin, refer to Chapter 4.
PCI Cache Mode
T he SYM53C875 supports the PCI specification
for an 8-bit Cache Line Size register located in
PCI configuration space. T he Cache Line Size reg-
ister provides the ability to sense and react to non-
aligned addresses corresponding to cache line
boundaries. In conjunction with the Cache Line
Size register, the PCI commands Read Line, Read
Multiple, and Write and Invalidate are each soft-
ware enabled or disabled to allow the user full flex-
ibility in using these commands. For more
information on PCI cache mode operations, refer
to Chapter 3.
Load/Store Instructions
T he SYM53C875 supports the Load/Store
instruction type, which simplifies the movement of
data between memory and the internal chip regis-
ters. It also enables the SYM53C875 to transfer
bytes to addresses relative to the DSA register. For
more information on the Load and Store instruc-
tions, refer to Chapter 6.
3.3 Volt/5 Volt PCI Interface
T he SYM53C875 can attach directly to a 3.3 Volt
or a 5 Volt PCI interface, due to separate V
DD
pins
for the PCI bus drivers. T his allows the devices to
be used on the universal board recommended by
the PCI Special Interest Group.
Additional Access to
General Purpose Pins
T he SYM53C875 can access the GPIO0 and
GPIO1 general purpose pins through register bits
in the PCI configuration space, instead of using
the GPCNT L register in the operating register
space to control these pins. In the Symbios SDMS
software, the configuration bits control pins as the
clock and data lines, respectively.
To access the GPIO1-0 pins through the configu-
ration space, connect a 4.7 K
resistor between
the MAD(7) pin and V
SS
. MAD(7) contains an
internal pull-up that is sensed shortly after chip
reset. If the pin is sensed high, GPIO1-0 access is
disabled; if it is low, GPIO1-0 access is enabled.
Additionally, if GPIO1-0 access has been enabled
through the MAD(7) pin and if GPIO0 and/or
GPIO1 are sensed low after chip reset, GPIO1-0
access will be disabled. If GPIO1-0 access through
configuration space is enabled, the GPIO0 and
GPIO1 pins cannot be controlled from the
GPCNT L and GPREG registers, but will be
observable from the GPREG register. When
GPIO1-0 access is enabled, the Serial Interface
相關(guān)PDF資料
PDF描述
SYM53C875E PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器)
SYM53C876E PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器)
SYM53C876 PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器)
SYM53C895A PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器)
SYM53C895 PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*