- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C875 (LSI Corporation) PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | SYM53C875 |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| 中文描述： | 的PCI -超的SCSI I / O處理器（個(gè)PCI -超的SCSI的I / O處理器） |
| 文件頁數(shù)： | 127/243頁 |
| 文件大小： | 1362K |
| 代理商： | SYM53C875 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁當(dāng)前第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁
SCSI Operating Registers
SYM53C875/875E Data Manual
5-41
Register 41 (C1)
SCSI Interrupt Enable One (SIEN1)
Read/Write
T his register contains the interrupt mask bits corre-
sponding to the interrupting conditions described
in the SIST 1 register. An interrupt is masked by
clearing the appropriate mask bit. For more infor-
mation on interrupts, refer to Chapter 2, “Func-
tional Description.”
Bits 7-3 Reserved
Bit 2
ST O (Selection or Reselection T ime-
out)
T he SCSI device which the SYM53C875 was
attempting to select or reselect did not respond
within the programmed time-out period. See
the description of the ST IME0 register bits 3-0
for more information on the time-out timer.
Bit 1
GE N (General Purpose T imer
E xpired)
T he general purpose timer has expired. T he
time measured is the time between enabling
and disabling of the timer. See the description
of the ST IME1 register, bits 3-0, for more
information on the general purpose timer.
Bit 0
HT H ( Handshake-to-Handshake
T imer E xpired)
T he handshake-to-handshake timer has
expired. T he time measured is the SCSI
Request-to-Request (target) or Acknowledge-
to-Acknowledge (initiator) period. See the
description of the ST IME0 register, bits 7-4,
for more information on the handshake-to-
handshake timer.
RES
7
RES
6
RES
5
RES
4
RES
3
STO
2
GEN
1
HTH
0
Default>>>
X
X
X
X
X
0
0
0
Register 42 (C2)
SCSI Interrupt Status Zero (SIST 0)
Read Only
Reading the SIST 0 register returns the status of the
various interrupt conditions, whether they are en-
abled in the SIEN0 register or not. Each bit set in-
dicates that the corresponding condition has
occurred. Reading the SIST 0 will clear the inter-
rupt status.
Reading this register will clear any bits that are set
at the time the register is read, but will not neces-
sarily clear the register because additional inter-
rupts may be pending (the SYM53C875 stacks
interrupts). SCSI interrupt conditions may be indi-
vidually masked through the SIEN0 register.
When performing consecutive 8-bit reads of the
DST AT , SIST 0, and SIST 1 registers (in any or-
der), insert a delay equivalent to 12 CLK periods
between the reads to ensure the interrupts clear
properly. Also, if reading the registers when both
the IST AT SIP and DIP bits may not be set, the
SIST 0 and SIST 1 registers should be read before
the DST AT register to avoid missing a SCSI inter-
rupt. For more information on interrupts, refer to
Chapter 2, “Functional Description.”
Bit 7
M/A (Initiator Mode: Phase Mis-
match; Target Mode: SAT N/ Active)
In initiator mode, this bit is set if the SCSI
phase asserted by the target does not match the
instruction. T he phase is sampled when SREQ/
is asserted by the target. In target mode, this
bit is set when the SAT N/ signal is asserted by
the initiator.
Bit 6
CMP (Function Complete)
T his bit is set when an arbitration only or full
arbitration sequence has completed.
M/A
7
CMP
6
SEL
5
RSL
4
SGE
3
UDC
2
RST
1
PAR
0
Default>>>
0
0
0
0
0
0
0
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
| SYM53C895A | PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器) |
| SYM53C895 | PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。