- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98023 > ML671000 (LAPIS SEMICONDUCTOR CO LTD) 32-BIT, 24 MHz, RISC MICROCONTROLLER, PQFP128 PDF資料下載
參數(shù)資料
| 型號： | ML671000 |
| 廠商： | LAPIS SEMICONDUCTOR CO LTD |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 24 MHz, RISC MICROCONTROLLER, PQFP128 |
| 封裝： | 14 X 20 MM, 0.50 MM PITCH, PLASTIC, QFP-128 |
| 文件頁數(shù)： | 2/303頁 |
| 文件大?。?/td> | 1395K |
| 代理商： | ML671000 |
第1頁當前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁
Contents-6
11.2.32. Endpoint 2 Payload Register (EP2PLD)......................................................................11-31
11.2.33. EP3 Endpoint 3 Control Register (EP3CON)..............................................................11-32
11.2.34. Endpoint 3 Data Toggle Register (EP3TGL) ..............................................................11-33
11.2.35. Endpoint 3 Payload Register Pair (EP3PLDLSB and EP3PLDMSB).........................11-33
11.2.36. Endpoint 0 FIFO Buffer Register (EP0RXFIFO/EP0TXFIFO) ..................................11-34
11.2.37. Endpoint 1 FIFO Buffer Register (EP1RXFIFO/EP1TXFIFO) ..................................11-34
11.2.38. Endpoint 2 FIFO Buffer Register (EP2RXFIFO/EP2TXFIFO) ..................................11-34
11.2.39. Endpoint 3 FIFO Buffer Register (EP3RXFIFO/EP3TXFIFO) ..................................11-35
11.2.40. Wake-up Control Register (AWKCON)......................................................................11-35
11.3. Paired FIFO buffers Operation..........................................................................................11-36
11.3.1. Bulk (Interrupt) Transfers............................................................................................11-36
11.3.2. Isochronous Transfers..................................................................................................11-37
11.4. DMA Transfer Control......................................................................................................11-39
11.4.1. Transfer Request Conditions .......................................................................................11-39
11.4.2. Transfer Request Timing .............................................................................................11-40
11.5. Power Conservation Function ...........................................................................................11-41
11.6. Usage Notes ......................................................................................................................11-42
Chapter 12
External Memory Controller (XMC)
12.1. Overview .............................................................................................................................12-2
12.1.1. Block Diagram...............................................................................................................12-3
12.1.2. Pins ................................................................................................................................12-5
12.1.3. Control Registers ...........................................................................................................12-6
12.1.4. Address Space ...............................................................................................................12-7
12.2. Detailed Control Register Descriptions...............................................................................12-9
12.2.1. Bus Width Control Register (BWCON) ........................................................................12-9
12.2.2. WAIT Input Control Register (WICON).....................................................................12-10
12.2.3. Off Time Control Register (OTCON)..........................................................................12-11
12.2.4. Programmable Wait Control Register (PWCON)........................................................12-12
12.2.5. Bus Access Control Register (BACON) ......................................................................12-13
12.2.6. DRAM Bank 2 Control Register (DR2CON) ..............................................................12-14
12.2.7. DRAM Bank 3 Control Register (DR3CON) ..............................................................12-15
12.2.8. DRAM Bank 2 Access Timing Control Register (AT2CON)......................................12-16
12.2.9. DRAM Bank 3 Access Timing Control Register (AT3CON)......................................12-16
12.2.10. DRAM Bank 2 Programmable Wait Control Register (DW2CON) ............................12-17
12.2.11. DRAM Bank 3 Programmable Wait Control Register (DW3CON) ............................12-17
12.2.12. Refresh Timer Counter (RFTCN)................................................................................12-18
12.2.13. Refresh Cycle Control Register (RCCON) ..................................................................12-18
12.2.14. Refresh Timing Control Register (RTCON)................................................................12-19
12.2.15. Refresh Control Register (RFCON).............................................................................12-20
12.3. Accessing Address Space ..................................................................................................12-22
12.3.1. Data Bus Width ...........................................................................................................12-22
12.3.2. Accessing Bank 0/1 External Memory Space ..............................................................12-23
12.3.2.1. Basic Access ..........................................................................................................12-23
12.3.2.2. Wait Cycles............................................................................................................12-24
12.3.2.3. Half-Word Access..................................................................................................12-25
12.3.3. Accessing Bank 2/3 External Memory (DRAM) Space ..............................................12-26
12.3.3.1. Address Multiplexing.............................................................................................12-26
12.3.3.2. Basic Access ..........................................................................................................12-27
12.3.3.3. Wait Cycles............................................................................................................12-28
12.3.3.4. Half-Word Access..................................................................................................12-32
12.3.3.5. Fast page
(Burst) Access .....................................................................................12-33
12.3.3.6. Refresh Access.......................................................................................................12-33
相關PDF資料 |
PDF描述 |
|---|---|
| ML87V3104 | 2048 X 1024 DOTS DOT MAT LCD DSPL CTLR, PQFP100 |
| ML9203-XXGA | 16 X 35 DOTS FLUORESCENT DSPL CTRL, PQFP100 |
| ML9204-XXGA | 24 X 35 DOTS FLUORESCENT DSPL CTRL, PQFP128 |
| ML9205-01GA | 24 X 39 DOTS FLUORESCENT DSPL CTRL, PQFP80 |
| ML9620GAZ210 | 1 CHANNEL(S), 1M bps, LOCAL AREA NETWORK CONTROLLER, PQFP44 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ML671000GA | 制造商:OK International 功能描述:CMOS 32-Bit Single-Chip Microcontroller with Built-in USB Device Controller |
| ML672 | 制造商:PYRAMID 制造商全稱:Pyramid Semiconductor Corporation 功能描述:Quad 2-Input “Nand” Gate |
| ML674000 | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:32-bit General-purpose, ARM-based Microcontroller |
| ML674000-KIT | 制造商:ROHM Semiconductor 功能描述:CMOS 32-Bit ARM-Based General-Purpose Single-Chip Microcontroller |
| ML674000LA | 制造商:ROHM Semiconductor 功能描述:ML674000LAZ03A |
發(fā)布緊急采購，3分鐘左右您將得到回復。