- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360998 > ISP1161ABM (NXP SEMICONDUCTORS) Full-speed Universal Serial Bus single-chip host and device controller PDF資料下載
參數(shù)資料
| 型號(hào)： | ISP1161ABM |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 總線控制器 |
| 英文描述： | Full-speed Universal Serial Bus single-chip host and device controller |
| 中文描述： | UNIVERSAL SERIAL BUS CONTROLLER, PQFP64 |
| 封裝： | 7 X 7 MM, 1.40 MM HEIGHT, PLASTIC, MS-026, SOT-414-1, LQFP-64 |
| 文件頁數(shù)： | 19/134頁 |
| 文件大小： | 587K |
| 代理商： | ISP1161ABM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁
Philips Semiconductors
ISP1161A
Full-speed USB single-chip host and device controller
Product data
Rev. 03 — 23 December 2004
19 of 134
9397 750 13962
Koninklijke Philips Electronics N.V. 2004. All rights reserved.
8.6.2
HC’s interrupt output pin (INT1)
To program the four configuration modes of the HC’s interrupt output signal (INT1),
set bits InterruptPinTrigger and InterruptOutputPolarity of the
HcHardwareConfiguration register (20H - read, A0H - write). Bit InterruptPinEnable is
used as the master enable setting for pin INT1.
INT1 has many associated interrupt events, as shown as in
Figure 20
.
The interrupt events of the Hc
μ
PInterrupt register (24H - read, A4H - write) changes
the status of pin INT1 when the corresponding bits of the Hc
μ
PInterruptEnable
register (25H - read, A5H - write) and pin INT1’s global enable bit (InterruptPinEnable
of the HcHardwareConfiguration register) are all set to enable status.
However, events that come from the HcInterruptStatus register (03H - read, 83H -
write) affect only the OPR_Reg bit of the Hc
μ
PInterrupt register. They cannot directly
change the status of pin INT1.
Fig 19. Interrupt pin operating modes.
MGT944
INT active
INT active
clear or disable INT
Mode 1 level triggered, active HIGH
INT
INT
166 ns
Mode 2 edge triggered, active LOW
INT active
INT
166 ns
Mode 3 edge triggered, active HIGH
INT active
clear or disable INT
Mode 0 level triggered, active LOW
INT
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。