- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄371797 > HDMP-0452 Quad Port Bypass Circuit with CDR for Fibre Channel Arbitrated Loops PDF資料下載
參數(shù)資料
| 型號(hào)： | HDMP-0452 |
| 英文描述： | Quad Port Bypass Circuit with CDR for Fibre Channel Arbitrated Loops |
| 中文描述： | 四端口旁路電路與光纖通道仲裁環(huán)路的CDR |
| 文件頁(yè)數(shù)： | 12/12頁(yè) |
| 文件大?。?/td> | 273K |
| 代理商： | HDMP-0452 |
www.semiconductor.agilent.com
Data subject to change.
Copyright 2001 Agilent Technologies, Inc.
September 28, 2001
5988-4333EN
Figure 11. Recommended power supply filtering.
Supply Filtering
44
1
2
3
4
5
6
7
8
9
10
11
33
32
31
30
29
28
27
26
25
24
23
43 42 41 40 39 38 37 36 35 34
12 13 14 15 16 17 18 19 20 21 22
GND
GND
GND
GND
GND
V
CC
HDMP-0452
G
V
C
C
G
V
CC
V
CC
V
CC
V
CC
C
V
C
V
C
NOTE: CAPACITORS = 0.1 μF, RESISTORS = 10
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HDMP-0552 | AGILENT HDMP-0552 QUAD PORT BYPASS CIRCUIT WITH CDR AND DATA VALID DETECTION |
| HDMP-1637A | Gigabit Ethernet Serialize/Deserialize (SerDes) with Differential PECL Clock Inputs(帶差分PECL時(shí)鐘輸入的千兆位以太網(wǎng)串行器/解串行器) |
| HDMP-1638 | Gigabit Ethernet Transceiver Chip with Dual Serial I/O and Differential PECL Clock Inputs(帶雙路串行I/O和差分PECL時(shí)鐘輸入的千兆位以太網(wǎng)收發(fā)器) |
| HDMP-2689 | Quad 2.125/1.0625 GBd Fibre Channel General Purpose SerDes |
| HDMP1526 | Optoelectronic |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HDMP-0480 | 制造商:AGILENT 制造商全稱(chēng):AGILENT 功能描述:Octal Cell Port Bypass Circuit without Clock and Data Recovery |
| HDMP-0482 | 制造商:AGILENT 制造商全稱(chēng):AGILENT 功能描述:Octal Cell Port Bypass Circuit with CDR and Data Valid Detection |
| HDMP-0552 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:AGILENT HDMP-0552 QUAD PORT BYPASS CIRCUIT WITH CDR AND DATA VALID DETECTION |
| HDMP1000 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Optoelectronic |
| HDMP-1002 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Receiver |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。