- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1901 > ADV7321KSTZ (Analog Devices Inc)IC VID ENC 6-12BIT DAC'S 64LQFP PDF資料下載
參數(shù)資料
| 型號： | ADV7321KSTZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 21/88頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC VID ENC 6-12BIT DAC'S 64LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 視頻編碼器 |
| 應(yīng)用： | EVD，DVD，SD/PS/HDTV |
| 電壓 - 電源，模擬： | 2.5V |
| 電壓 - 電源，數(shù)字： | 2.5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-LQFP |
| 供應(yīng)商設(shè)備封裝： | 64-LQFP（10x10） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
ADV7320/ADV7321
Rev. A | Page 28 of 88
Table 10. Register 0x12
SR7–
SR0
Register
Bit Description
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Register Setting
Reset
Values
0x12
0
0 clock cycles
0x00
HD Mode
Register 3
0
1
1 clock cycle
0
1
0
2 clock cycles
0
1
3 clock cycles
HD Y Delay with
Respect to Falling
Edge of HSYNC
1
0
4 clock cycles
0
0 clock cycles
0
1
1 clock cycle
0
1
0
2 clock cycles
0
1
3 clock cycles
HD Color Delay with
Respect to Falling
Edge of HSYNC
1
0
4 clock cycles
HD CGMS
0
Disabled
1
Enabled
HD CGMS CRC
0
Disabled
1
Enabled
Table 11. Registers 0x13 to 0x14
SR7–
SR0
Register
Bit Description
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Register Setting
Reset
Values
0x13
HD Cr/Cb Sequence
0
Cb after falling edge of HSYNC.
0x4C
HD Mode
Register 4
1
Cr after falling edge of HSYNC.
Reserved
0
0 must be written to this bit.
HD Input Format
0
8-bit input.
1
10-bit input.
Sinc Filter on DAC D, E, F
0
Disabled.
1
Enabled.
Reserved
0
0 must be written to this bit.
HD Chroma SSAF
0
Disabled.
1
Enabled.
HD Chroma Input
0
4:4:4
1
4:2:2
HD Double Buffering
0
Disabled.
1
Enabled.
0x14
HD Mode
Register 5
HD Timing Reset
x
A low-high-low transition resets
the internal HD timing counters.
0x00
HD Hsync Generation1
0
1
HD Vsync Generation1
0
1
HD Blank Polarity
0
BLANK active high.
1
BLANK active low.
0
Macrovision disabled.
HD Macrovision for
525p and 625p
1
Macrovision enabled.
Reserved
0
0 must be written to these bits.
HD VSYNC/Field Input
0
0 = field input.
1
1 = VSYNC input.
0
Update field/line counter.
Horizontal/Vertical
Counters2
1
Field/line counter free running.
1 Used in conjunction with HD_SYNC in Register 0x02, Bit 7, set to 1.
2 When set to 0, the horizontal/vertical counters automatically wrap around at the end of the line/field/frame of the standard selected. When set to 1, the
horizontal/vertical counters are free running and wrap around when external sync signals indicate to do so.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADV7343BSTZ | IC ENCODER VIDEO W/DAC 64-LQFP |
| ADV7391BCPZ | IC ENCODER VIDEO W/DAC 32LFCSP |
| ADV7511KSTZ | IC XMITTER HDMI 12BIT 100LQFP |
| ADV7511WBSWZ | IC XMITTER HDMI AUTO 64LQFP |
| ADV7622BSTZ-RL | IC TXRX HDMI 4:1 144LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7322 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 11-Bit HDTV Video Encoder |
| ADV73225709 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73225710 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73225718 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73225719 | 制造商:LG Corporation 功能描述:Frame Assembly |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。