- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄384031 > TR4101 (LSI Corporation) High-Performance 32-bit Microprocessor(高性能、32位微處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | TR4101 |
| 廠商： | LSI Corporation |
| 英文描述： | High-Performance 32-bit Microprocessor(高性能、32位微處理器) |
| 中文描述： | 高性能32位微處理器（高性能，32位微處理器） |
| 文件頁(yè)數(shù)： | 59/246頁(yè) |
| 文件大?。?/td> | 1563K |
| 代理商： | TR4101 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)當(dāng)前第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)
32-Bit Jump and Branch Instructions
4-17
The R-type instruction format, which takes a 32-bit byte address
contained in a register, is used for returns, dispatches, and cross-page
jumps.
Branches have 16-bit signed offsets relative to the program counter
(I-type). Jump-and-link and branch-and-link instructions save a return
address in register number 31 (
ra
).
Table 4.13 summarizes the 32-bit jump and branch instructions.
Table 4.13
32-Bit Jump and Branch Instruction Descriptions
Instruction
Format and Description
Jump
J target
Shifts the 26-bit
target
address left two bits, combines this value with the four
high-order bits of the address of the delay slot, and jumps to the address after a one-
instruction delay.
Jump and
Link
JAL target
Shifts the 26-bit
target
address left two bits, combines this value with the four high-
order bits of the address of the delay slot, and jumps to the address after a one-
instruction delay. Stores the address of the instruction following the delay slot into
register
ra
(the Link register). The Processor mode bit is left unchanged. The value
stored in register
ra
bit 0 reflects the current Processor mode bit.
Jump and
Link
Exchange
JALX target
Shifts the 26-bit target address left two bits, combines this value with the four high-
order bits of the address of the delay slot, toggles the Processor mode bit, and then
jumps to the address after a one-instruction delay. Stores the address of the
instruction following the delay slot into register
ra
(the Link register). The value stored
in register
ra
bit 0 reflects the Processor mode bit before the JALX instruction was
executed.
Jump
Register
JR rs
Jumps to the address contained in register
rs
after a one-instruction delay. The
instruction sets the Processor mode bit to the value in register
rs
bit 0.
Jump and
Link Register
JALR rd, rs
Jumps to the address contained in register
rs
after a one-instruction delay. Stores the
address of the instruction following the delay slot into register
rd
. The value stored in
register
rd
bit 0 reflects the Processor mode bit before the JALR instruction was
executed.
Branch on
Equal
BEQ rs, rt, offset
Branches to the target address
1
if the contents of register
rs
are equal to the contents
of register
rt
.
(Sheet 1 of 2)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TRCV0110G | 10 Gbits/s Clock Recovery, 1:16 Data Multiplexer(10 G位/秒時(shí)鐘恢復(fù)，1:16數(shù)據(jù)多路復(fù)用器) |
| TRM7033 | 10Gbit/s External Modulator integrated Laser Transmitter Module(10Gbit/s 外置調(diào)制器集成激光發(fā)送器模塊) |
| TRM7053 | OC-192 IR-2/ STM S64.2 Transmitter Module(OC-192 IR-2/ STM S64.2 發(fā)送器模塊) |
| TS5A3357DCTR | SINGLE 5-W SP3T ANALOG SWITCH 5-V/3.3-V 3:1 ANALOG MULTIPLEXER/DEMULTIPLEXER |
| TS788 | N- channel Junction FET Electret Condenser Microphone |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TR410-4 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRIAC|200V V(DRM)|4A I(T)RMS|TO-126 |
| TR410-6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRIAC|400V V(DRM)|4A I(T)RMS|TO-126 |
| TR410-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRIAC|600V V(DRM)|4A I(T)RMS|TO-126 |
| TR4-2000 | 制造商:ALTECH CORP 功能描述:Retainer Clip; Fits GZT4, GZM4 |
| TR424R3 | 制造商:Keystone Electronics Corp 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。