- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369715 > L80225 L80225 10/100 MbpsTX/10BT Ethernet Physical Layer Device (PHY) technical manual 4/02 PDF資料下載
參數(shù)資料
| 型號： | L80225 |
| 英文描述： | L80225 10/100 MbpsTX/10BT Ethernet Physical Layer Device (PHY) technical manual 4/02 |
| 中文描述： | L80225 10/100 MbpsTX/10BT以太網(wǎng)物理層器件（PHY）技術(shù)手冊4月2日 |
| 文件頁數(shù)： | 46/192頁 |
| 文件大?。?/td> | 1306K |
| 代理商： | L80225 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
Draft 6/5/00
2-26
Functional Description
Copyright 2000 by LSI Logic Corporation. All rights reserved.
are detected during any 10
μ
s interval. When a loss of data is detected,
the receive squelch is turned on again.
2.2.8.4 Squelch (10 Mbits/s)
The TP squelch algorithm for 10 Mbits/s mode is identical to the
100 Mbits/s mode, except:
The 10 Mbits/s TP squelch algorithm is not used for link integrity, but
to sense the beginning of a packet
The receiver goes into the unsquelch state if the input voltage
exceeds the squelch levels for three bit times with alternating polarity
within a 50 to 250 ns interval
The receiver goes into the squelch state when SOI is detected
Unsquelch detection has no effect on link integrity (link pulses are
used in 10 Mbits/s mode for that purpose)
Start of packet is determined when the receiver goes into the
unsquelch state and CRS is asserted
The receiver meets the squelch requirements defined in IEEE 802.3
Clause 14.
2.2.8.5 Equalizer Disable
Setting the Equalizer Disable bit (EQLZR) in the MI serial port
Configuration 1 register disables the adaptive equalizer. When disabled,
the equalizer is forced into the response it would normally have if zero
cable length was detected.
2.2.8.6 Receive Level Adjust
Setting the Receive Level Adjust bit (RLV0) in the MI serial port
Configuration 1 register lowers the receiver squelch and unsquelch levels
by 4.5 dB. Setting this bit may allow the device to support longer cable
lengths.
2.2.8.7 Receive Activity Indication
Appropriately setting the programmable LED output select bits in the MI
serial port LED Configuration 2 register programs receive activity to
appear on some of the PLED[5:0]n pins. When one or more of the
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L80223 | 10BASE-T/100BASE-TX/FX Ethernet Physical Layer Device (PHY)(10BASE-T/100BASE-TX/FX 以太網(wǎng)物理層處理器) |
| L80600 | L80600 10/100/1000 Mbits/s Ethernet PHY technical manual 3/01 |
| L811-1X1T-03 | 1port.None LEDs.low profile RJ45 10/100Base-TX |
| L82-510 | Logic IC |
| L82-511 | Logic IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L80225/B | 制造商:LSI Corporation 功能描述:TRANSITION TO P/N 68080A1 - Bulk |
| L80225/C | 制造商:LSI Corporation 功能描述:PN may be NE SA DW 制造商:LSI Corporation 功能描述:L80225/C |
| L80225FR | 制造商:LAUREL ELECTRONICS 功能描述:Laureate 1/8 DIN multi-function counter / timer, universal 85-264 Vac power, two |
| L80225VF2 | 制造商:LAUREL ELECTRONICS 功能描述:Laureate 1/8 DIN multi-function counter / timer, universal 85-264 Vac power, two |
| L80227 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:10BASE-T/ 100BASE-TX Ethernet PHY |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。