- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384484 > INT5130CS (Electronic Theatre Controls, Inc.) Integrated Powerline MAC/PHY Transceiver PDF資料下載
參數(shù)資料
| 型號(hào)： | INT5130CS |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Integrated Powerline MAC/PHY Transceiver |
| 中文描述： | 綜合電力線MAC /物理層收發(fā)器 |
| 文件頁數(shù)： | 33/38頁 |
| 文件大?。?/td> | 1352K |
| 代理商： | INT5130CS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁
INTELLON CONFIDENTIAL
Rev 8.1
33
ADVANCE INFORMATION
INT5130 Integrated Powerline MAC /PHY Transceiver Technical Data Sheet
Parameter
Symbol
t
JTAG_F
t
JTAG_P
t
JTAG_H
t
JTAG_L
t
JTAG_R
t
JTAG_FT
t
JTAG_SU
t
JTAG_H
t
JTAG_VD
t
JTAG_FD
t
JTAG_OVD
t
JTAG_OFD
t
JTAG_ISU
t
JTAG_IH
Parameter Name
Test Condition
Min
Max
10
Unit
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
TCK Frequency
TCK Period
TCK High Time
TCK Low Time
TCK Rise Time
TCK Fall Time
TDI, TMS Setup Time
TDI, TMS Hold Time
TDO Valid Delay
TDO Float Delay
All Outputs (Non-Test) Valid Delay
All Outputs (Non-Test) Float Delay
All Inputs (Non-Test) Setup Time
All Inputs (Non-Test) Hold Time
100
45
45
@ 2.0V
@ 0.8V
4
4
8
10
3
30
50
25
36
3
8
7
Table 15: JTAG (IEEE 1149.1) DC Characteristics
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| INTENSI-FI | DRAFT-802.11n PRODUCT FAMILY |
| IP1001 | Full Function Synchronous Buck Power Block |
| IP1202 | Dual Output Full Function 2 Phase Synchronous Buck Power Block Integrated Power Semiconductors, PWM Control & Passives |
| IP2002 | Synchronous Buck Synchronous Buck Integrated Power Semiconductors, Drivers & Passives |
| IP2003 | MULTIPHASE OPTIMIZED LGA POWER BLOCK |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| INT5200A0TR | 制造商:INTELLON 功能描述: |
| INT57P7089 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:IBM 功能描述: |
| INT57P7090 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:IBM 功能描述: |
| INT57P7091 | 制造商:IBM 功能描述: |
| INT62XXX15 | 制造商:Kessler-Ellis Products 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。