- 您現在的位置：買賣IC網 > PDF目錄2000 > IDT82V3202NLG (IDT, Integrated Device Technology Inc)IC PLL WAN EBU SGL 68-VFQFPN PDF資料下載
參數資料
| 型號： | IDT82V3202NLG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數： | 55/117頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLL WAN EBU SGL 68-VFQFPN |
| 標準包裝： | 21 |
| 類型： | 時鐘/頻率發(fā)生器，多路復用器 |
| PLL： | 是 |
| 主要目的： | 以太網，SONET/SDH，Stratum |
| 輸入： | CMOS |
| 輸出： | CMOS，LVDS，PECL |
| 電路數： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 622.08MHz |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-VFQFN 裸露焊盤 |
| 供應商設備封裝： | 68-VFQFPN（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | 82V3202NLG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
IDT82V3202
EBU WAN PLL
I2C Programming Interface
42
September 11, 2009
4I2C PROGRAMMING
INTERFACE
The I2C bus interface provides access to read and write the registers
in the IDT82V3202.
4.1
FUNCTION DESCRIPTION
The timing of a complete data transfer is shown in Figure 13.
The transfer process can be divided into three phases:
START (S) or repeated START (Sr) condition;
Byte data transfer condition;
STOP (P) condition.
The definitions of S/Sr and P conditions are shown in Table 28:
Every byte put on the SDA line must be 8-bit long. The number of
bytes that can be transmitted per transfer is unrestricted in theory. Each
byte has to be followed by an acknowledge bit (ACK). So the whole data
transfer needs a period of 9 clock cycles. The data is transferred with the
most significant bit (MSB) first.
Figure 13. Data Transfer on the I2C-bus
Table 28: Definition of S/Sr and P Conditions
Condition
Definition
S/Sr
A high to low transition on the SDA pin while the SCL pin is high.
P
A low to high transition on the SDA pin while the SCL pin is high.
SDA
SCL
S
or
Sr
START or
repeated START
condition
MSB
acknowledgement
signal from the slave device
byte complete,
interrupt within the Slave device
clock line held low while
interrupts are serviced
acknowledgement
signal from receiver
P
Sr
or
P
1
2
7
8
9
1
23-8
9
ACK
STOP or
repeated START
condition
相關PDF資料 |
PDF描述 |
|---|---|
| IDT82V3255TFG | IC PLL WAN SMC STRATUM 3 64-TQFP |
| IDT82V3280APFG | IC PLL WAN SE STRATUM 2 100TQFP |
| IDT82V3285AEQG | IC PLL WAN SE STRATUM 100TQFP |
| IDT82V3285EQG | IC PLL WAN SE STRATUM 100TQFP |
| IDT82V3288BCG | IC PLL WAN 3E STRATUM 2 208CABGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDT82V3202NLG8 | 功能描述:IC PLL WAN EBU SGL 68-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數:- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| IDT82V3202NLGBLANK | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:EBU WAN PLL |
| IDT82V3255 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3255_08 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3255DK | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
發(fā)布緊急采購，3分鐘左右您將得到回復。