- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄224000 > HYS64T16000HDL-2.5-A (INFINEON TECHNOLOGIES AG) 16M X 64 DDR DRAM MODULE, 0.4 ns, DMA200 PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS64T16000HDL-2.5-A |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | DRAM |
| 英文描述： | 16M X 64 DDR DRAM MODULE, 0.4 ns, DMA200 |
| 封裝： | GREEN, SODIMM-200 |
| 文件頁(yè)數(shù)： | 3/46頁(yè) |
| 文件大小： | 833K |
| 代理商： | HYS64T16000HDL-2.5-A |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)
Data Sheet
8
Rev. 1.1, 2005-06
02182004-HWZ1-64OM
HYS64T[16/32/64]0xxxHDL–[2.5/3.7/5]–A
Small Outline DDR2 SDRAM Modules
Pin Configuration and Block Diagrams
158
DQ52
I/O
SSTL
Data Bus 63:0
160
DQ53
I/O
SSTL
174
DQ54
I/O
SSTL
176
DQ55
I/O
SSTL
179
DQ56
I/O
SSTL
181
DQ57
I/O
SSTL
189
DQ58
I/O
SSTL
191
DQ59
I/O
SSTL
180
DQ60
I/O
SSTL
182
DQ61
I/O
SSTL
192
DQ62
I/O
SSTL
194
DQ63
I/O
SSTL
Data Strobe Signals
13
DQS0
I/O
SSTL
Data Strobe Bus 7:0
The data strobes, associated with one data byte,
sourced with data transfers. In Write mode, the data
strobe is sourced by the controller and is centered in
the data window. In Read mode the data strobe is
sourced by the DDR2 SDRAM and is sent at the
leading edge of the data window. DQS signals are
complements, and timing is relative to the crosspoint
of respective DQS and DQS. If the module is to be
operated in single ended strobe mode, all DQS
signals must be tied on the system board to
V
SS and
DDR2 SDRAM mode registers programmed
appropriately.
11
DQS0
I/O
SSTL
31
DQS1
I/O
SSTL
29
DQS1
I/O
SSTL
51
DQS2
I/O
SSTL
49
DQS2
I/O
SSTL
70
DQS3
I/O
SSTL
68
DQS3
I/O
SSTL
131
DQS4
I/O
SSTL
129
DQS4
I/O
SSTL
148
DQS5
I/O
SSTL
146
DQS5
I/O
SSTL
169
DQS6
I/O
SSTL
167
DQS6
I/O
SSTL
188
DQS7
I/O
SSTL
186
DQS7
I/O
SSTL
Data Mask Signals
10
DM0
I
SSTL
Data Mask Bus 7:0
The data write masks, associated with one data byte.
In Write mode, DM operates as a byte mask by
allowing input data to be written if it is LOW but blocks
the write operation if it is HIGH. In Read mode, DM
lines have no effect.
26
DM1
I
SSTL
52
DM2
I
SSTL
67
DM3
I
SSTL
130
DM4
I
SSTL
147
DM5
I
SSTL
170
DM6
I
SSTL
185
DM7
I
SSTL
EEPROM
Table 6
Pin Configuration of SO-DIMM (cont’d)
Pin or Ball No.
Name
Pin
Type
Buffer
Type
Function
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72D64020GR-7-X | 64M X 72 DDR DRAM MODULE, 0.75 ns, DMA184 |
| HYS72D64020GR-7.5-X | 64M X 72 DDR DRAM MODULE, 0.75 ns, DMA184 |
| HYS72T128000EU-2.5-C2 | 128M X 72 DDR DRAM MODULE, 0.4 ns, DMA240 |
| HYS72T64000EP-3.7-B2 | 64M X 72 DDR DRAM MODULE, DMA240 |
| HZ20-1 | 19.25 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-35 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS64T16000HU | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Unbuffered DDR2 SDRAM Modules |
| HYS64T16000HU-3.7-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Unbuffered DDR2 SDRAM Modules |
| HYS64T16000HU-5-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Unbuffered DDR2 SDRAM Modules |
| HYS64T256020EDL | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:200-Pin SO-DIMM DDR2 SDRAM Modules |
| HYS64T256020EDL-2.5-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:200-Pin SO-DIMM DDR2 SDRAM Modules |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。