- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄224000 > HYS64T16000HDL-2.5-A (INFINEON TECHNOLOGIES AG) 16M X 64 DDR DRAM MODULE, 0.4 ns, DMA200 PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS64T16000HDL-2.5-A |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | DRAM |
| 英文描述： | 16M X 64 DDR DRAM MODULE, 0.4 ns, DMA200 |
| 封裝： | GREEN, SODIMM-200 |
| 文件頁數(shù)： | 18/46頁 |
| 文件大?。?/td> | 833K |
| 代理商： | HYS64T16000HDL-2.5-A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
Data Sheet
22
Rev. 1.1, 2005-06
02182004-HWZ1-64OM
HYS64T[16/32/64]0xxxHDL–[2.5/3.7/5]–A
Small Outline DDR2 SDRAM Modules
Electrical Characteristics
Table 16
Timing Parameter by Speed Grade - DDR2-400
Parameter
Symbol
DDR2-400
Unit
Note
1)2)3)4)5)6)7)
Min.
Max.
DQ output access time from CK / CK
t
AC
–600
+600
ps
CAS A to CAS B command period
t
CCD
2—
t
CK
CK, CK high-level width
t
CH
0.45
0.55
t
CK
CKE minimum high and low pulse width
t
CKE
3—
t
CK
CK, CK low-level width
t
CL
0.45
0.55
t
CK
Auto-Precharge write recovery + precharge time
t
DAL
WR +
t
RP
—
t
CK
Minimum time clocks remain ON after CKE
asynchronously drops LOW
t
DELAY
t
IS + tCK + tIH
––
ns
DQ and DM input hold time (differential data strobe)
t
DH(base)
275
––
ps
DQ and DM input hold time (single-ended strobe)
t
DH1(base)
25
––
ps
DQ and DM input pulse width (each input)
t
DIPW
0.35
—
t
CK
DQS output access time from CK / CK
t
DQSCK
–500
+500
ps
DQS input low (high) pulse width (write cycle)
t
DQSL,H
0.35
—
t
CK
DQS-DQ skew (for DQS & associated DQ signals)
t
DQSQ
—
350
ps
Write command to 1st DQS latching transition
t
DQSS
– 0.25
+ 0.25
t
CK
DQ and DM input setup time (differential data strobe)
t
DS(base)
150
—
ps
DQ and DM input setup time (single-ended strobe)
t
DS1(base)
25
—
ps
DQS falling edge hold time from CK (write cycle)
t
DSH
0.2
—
t
CK
DQS falling edge to CK setup time (write cycle)
t
DSS
0.2
—
t
CK
Clock half period
t
HP
MIN. (
t
CL, tCH)
Data-out high-impedance time from CK / CK
t
HZ
—
t
AC.MAX
ps
Address and control input hold time
t
IH(base)
475
—
ps
Address and control input pulse width
(each input)
t
IPW
0.6
—
t
CK
Address and control input setup time
t
IS(base)
350
—
ps
DQ low-impedance time from CK / CK
t
LZ(DQ)
2 x
t
AC.MIN
t
AC.MAX
ps
DQS low-impedance from CK / CK
t
LZ(DQS)
t
AC.MIN
t
AC.MAX
ps
Mode register set command cycle time
t
MRD
2—
t
CK
OCD drive mode output delay
t
OIT
012
ns
Data output hold time from DQS
t
QH
t
HP – tQHS
—
Data hold skew factor
t
QHS
—
450
ps
Average periodic refresh Interval
t
REFI
—7.8
s
8)
—3.9
s
9)
Auto-Refresh to Active/Auto-Refresh command period
t
RFC
75
—
ns
Precharge-All (4 banks) command period
t
RP
t
RP +1tCK
—ns
Read preamble
t
RPRE
0.9
1.1
t
CK
Read postamble
t
RPST
0.40
0.60
t
CK
Active bank A to Active bank B command period
t
RRD
7.5
—
ns
10)
10
—
ns
11)
Internal Read to Precharge command delay
t
RTP
7.5
—
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72D64020GR-7-X | 64M X 72 DDR DRAM MODULE, 0.75 ns, DMA184 |
| HYS72D64020GR-7.5-X | 64M X 72 DDR DRAM MODULE, 0.75 ns, DMA184 |
| HYS72T128000EU-2.5-C2 | 128M X 72 DDR DRAM MODULE, 0.4 ns, DMA240 |
| HYS72T64000EP-3.7-B2 | 64M X 72 DDR DRAM MODULE, DMA240 |
| HZ20-1 | 19.25 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-35 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS64T16000HU | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Unbuffered DDR2 SDRAM Modules |
| HYS64T16000HU-3.7-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Unbuffered DDR2 SDRAM Modules |
| HYS64T16000HU-5-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Unbuffered DDR2 SDRAM Modules |
| HYS64T256020EDL | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:200-Pin SO-DIMM DDR2 SDRAM Modules |
| HYS64T256020EDL-2.5-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:200-Pin SO-DIMM DDR2 SDRAM Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。